0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

互聯(lián)標(biāo)準(zhǔn)之戰(zhàn),CXL正在走向勝利

21克888 ? 來源:電子發(fā)燒友原創(chuàng) ? 作者:周凱揚(yáng) ? 2021-11-13 09:15 ? 次閱讀
互聯(lián)標(biāo)準(zhǔn)之戰(zhàn),CXL正在走向勝利

在上世紀(jì)總線大戰(zhàn)之下,各大廠商為了自己的開放標(biāo)準(zhǔn)紛紛全力出擊,最終只留下PCIe統(tǒng)治著服務(wù)器市場(chǎng)。而在高性能計(jì)算對(duì)延遲、帶寬要求越來越高的情況下,互聯(lián)技術(shù)同樣開展了類似的大戰(zhàn)。CXL、CAPI(OpenCAPI)、CCIX、Gen-Z、AMD的Infinity Fabric與英偉達(dá)的NV Link等技術(shù)百花齊放,既有開放標(biāo)準(zhǔn),也有專用標(biāo)準(zhǔn)。

這其中不少開放標(biāo)準(zhǔn)其實(shí)也都有對(duì)應(yīng)的廠商在背后支持推動(dòng),比如CXL由英特爾主導(dǎo),CCIX由賽靈思主導(dǎo),OpenCAPI由IBM主導(dǎo),Gen-Z由慧與主導(dǎo)。但這種分割的局面自然不是服務(wù)器市場(chǎng)內(nèi)其他廠商想要看到的,他們希望能統(tǒng)一起來,為混合計(jì)算架構(gòu)提供通用的互聯(lián)方案,而不是一味地提供多種標(biāo)準(zhǔn)支持。好在這種局面似乎離我們不遠(yuǎn)了,從各種趨勢(shì)來看,CXL正在走向最終的勝利。

從“言和”到“吞并”

CXL作為開放的行業(yè)互聯(lián)標(biāo)準(zhǔn),其作用是為主處理器與其他設(shè)備之間提供高帶寬低延遲的連接,比如加速器、內(nèi)存擴(kuò)展和其他智能I/O設(shè)備。CXL誕生的時(shí)間其實(shí)并不長(zhǎng),離第一版規(guī)范的發(fā)布也才過去兩年而已,其聯(lián)盟創(chuàng)始成員包括阿里巴巴、華為、英特爾和微軟等企業(yè)。CXL誕生之際,CCIX、OpenCAPI和Gen-Z早就在耕耘服務(wù)器市場(chǎng)了,也利用這提前幾年的時(shí)間召集了不少聯(lián)盟成員,那么最晚面世的CXL又是如何殺出重圍的呢?

首先自然是來自聯(lián)盟成員的支持,尤其是當(dāng)前服務(wù)器CPU份額遙遙領(lǐng)先的霸主英特爾,像Gen-Z這樣的標(biāo)準(zhǔn)要想做CPU互聯(lián),必須要CPU端的支持。但英特爾并未加入Gen-Z聯(lián)盟,更不用談支持了,GPU、加速器等產(chǎn)品想要在服務(wù)器市場(chǎng)繼續(xù)生存下去,加入英特爾推行的CXL陣營(yíng)成了一個(gè)理所當(dāng)然的選擇。

CXL 1.0與1.1用例 / CXL聯(lián)盟

其次,CXL的I/O基于PCIe 5.0,可以充分利用它在速度和帶寬上的優(yōu)勢(shì)。利用CXL,部分NIC等無本地內(nèi)存的加速器可以直接使用處理器的DDR內(nèi)存;而自帶DDR或HBM內(nèi)存的加速器,比如GPU、FPGAASIC設(shè)備等,可以實(shí)現(xiàn)內(nèi)存互用,大大提高異構(gòu)工作下的性能。內(nèi)存擴(kuò)展之類的產(chǎn)品利用CXL不僅可以省去寶貴的DRAM插槽,還能一并提高內(nèi)存帶寬。

Gen-Z這樣的標(biāo)準(zhǔn)雖不愿意服輸,但在CXL如此強(qiáng)勢(shì)的崛起下,內(nèi)存廠商、IP廠商、處理器廠商和加速器廠商紛紛加入了CXL聯(lián)盟,甚至慧與也是CXL的創(chuàng)始成員。Gen-Z無奈之下也只能選擇“握手言和”。2020年,CXL聯(lián)盟與Gen-Z聯(lián)盟達(dá)成合作備忘錄,強(qiáng)調(diào)了兩者之間的合作共贏,CXL專注于一致的節(jié)點(diǎn)層級(jí)計(jì)算,也就是機(jī)架內(nèi)CPU、GPU和加速器之間的互聯(lián),而Gen-Z負(fù)責(zé)支持機(jī)架之間的互聯(lián)。

而今年11月10日,Gen-Z聯(lián)盟與CXL聯(lián)盟正式發(fā)布公告,兩者簽署了一份意向書,在各方同意后,將把所有Gen-Z規(guī)范和資產(chǎn)轉(zhuǎn)移給CXL聯(lián)盟,雙方聯(lián)盟成員將專注于CXL這唯一的互聯(lián)標(biāo)準(zhǔn),減少無意義的重復(fù)工作。如此一來,CXL基本正式“吞并”了Gen-Z,加上兩者之間互補(bǔ)的特性,CXL已經(jīng)確立了自己的領(lǐng)先地位。

來自廠商的支持

近幾個(gè)月內(nèi),英特爾、AMD等大廠都相繼推出了自己的服務(wù)器產(chǎn)品,從他們的產(chǎn)品支持來看,我們也能看出傾向于哪種互聯(lián)標(biāo)準(zhǔn)。作為CXL的主導(dǎo)者,英特爾自然不會(huì)減少對(duì)CXL的支持,其公布的Sapphire Rapids處理器將提供PCIe 5.0和CXL 1.1的支持;盡管剛發(fā)布的Milan-X并沒有CXL支持,但AMD也同時(shí)宣布下一代Epyc處理器Genoa將提供CXL支持。

Arm Neoverse路線圖 / Arm

Arm的Neoverse N2平臺(tái)已經(jīng)提供了對(duì)CCIX 2.0和CXL 2.0的支持,Arm也宣布下一代Poseidon平臺(tái)將支持下一代CCIX與CXL標(biāo)準(zhǔn);SiFive不久前公布的Performance P550核心也將通過Chip2Chip-Link,支持外部CXL連接。

因此從處理器的支持來看,無論是x86、Arm還是RISC-V似乎都開始在往CXL布局。三星也在今年發(fā)布了首個(gè)支持CXL的DDR5內(nèi)存模組,消除了傳統(tǒng)DDR內(nèi)存通道數(shù)的限制,可將內(nèi)存擴(kuò)展至TB級(jí)的同時(shí),還能極大降低由于緩存造成的系統(tǒng)延遲。

小結(jié)

CXL僅用了兩到三年的時(shí)間,就走完了其他標(biāo)準(zhǔn)長(zhǎng)途跋涉的路,不過由于支持PCIe 5.0和CXL的服務(wù)器處理器普遍都在2022年面世,加速器和內(nèi)存廠商跟進(jìn)還需要一定的時(shí)間。而Gen-Z也并不會(huì)就此成為歷史,被并入CXL后,未來內(nèi)存從TB走向PB級(jí),很有可能仍要用到Gen-Z所代表的互聯(lián)技術(shù)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5402

    瀏覽量

    133710
  • 英特爾
    +關(guān)注

    關(guān)注

    60

    文章

    9819

    瀏覽量

    171122
  • 服務(wù)器
    +關(guān)注

    關(guān)注

    12

    文章

    8849

    瀏覽量

    84954
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    內(nèi)存擴(kuò)展CXL加速發(fā)展,繁榮AI存儲(chǔ)

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)CXL即Compute Express Link,是一種全新的互連協(xié)議,為各種處理器包括CPU、GPU、FPGA、加速器和存儲(chǔ)設(shè)備提供統(tǒng)一接口標(biāo)準(zhǔn),可以有效解決內(nèi)存墻
    的頭像 發(fā)表于 08-18 00:02 ?4569次閱讀
    內(nèi)存擴(kuò)展<b class='flag-5'>CXL</b>加速發(fā)展,繁榮AI存儲(chǔ)

    研華科技推出SQRAM CXL 2.0 Type 3內(nèi)存模塊SQR-CX5N

    10月15日最新消息,研華科技(Advantech)于昨日正式揭曉了其最新研發(fā)的SQRAM CXL 2.0 Type 3 內(nèi)存模塊——SQR-CX5N。該模塊遵循EDSFF E3.S 2T標(biāo)準(zhǔn),擁有
    的頭像 發(fā)表于 10-15 15:28 ?263次閱讀

    如何利用CXL協(xié)議實(shí)現(xiàn)高效能的計(jì)算架構(gòu)

    近日我有幸閱讀了英特爾公司互聯(lián)系統(tǒng)領(lǐng)域的權(quán)威人物Debendra Das Sharma撰寫的一篇開創(chuàng)性文章——《Novel Composable and Scaleout Architectures
    的頭像 發(fā)表于 09-03 09:14 ?296次閱讀
    如何利用<b class='flag-5'>CXL</b>協(xié)議實(shí)現(xiàn)高效能的計(jì)算架構(gòu)

    打造異構(gòu)計(jì)算新標(biāo)桿!國(guó)數(shù)集聯(lián)發(fā)布首款CXL混合資源池參考設(shè)計(jì)

    今日,領(lǐng)先的高速互聯(lián)芯片及方案設(shè)計(jì)廠商國(guó)數(shù)集聯(lián)發(fā)布業(yè)界首創(chuàng)的CXL混合資源池(Compute Express Link Hybrid Resource Pool ,以下簡(jiǎn)稱“CHRP”)參考設(shè)計(jì)。該
    的頭像 發(fā)表于 08-06 14:19 ?244次閱讀
    打造異構(gòu)計(jì)算新標(biāo)桿!國(guó)數(shù)集聯(lián)發(fā)布首款<b class='flag-5'>CXL</b>混合資源池參考設(shè)計(jì)

    新思科技CXL 3.1驗(yàn)證解決方案

    、內(nèi)存緩沖區(qū)、智能網(wǎng)絡(luò)接口卡、持久存儲(chǔ)器和固態(tài)驅(qū)動(dòng)器等設(shè)備之間的開放式行業(yè)標(biāo)準(zhǔn)互連接口。CXL基于PCIe靈活的數(shù)據(jù)帶寬提供了緩存一致性和存儲(chǔ)語義,同時(shí)實(shí)現(xiàn)比PCIe低得多的延時(shí)。
    的頭像 發(fā)表于 08-02 14:43 ?399次閱讀
    新思科技<b class='flag-5'>CXL</b> 3.1驗(yàn)證解決方案

    國(guó)數(shù)集聯(lián)發(fā)布業(yè)界首款CXL多級(jí)網(wǎng)絡(luò)交換機(jī),IB時(shí)代的顛覆者

    今日,領(lǐng)先的高速互聯(lián)芯片及方案設(shè)計(jì)廠商國(guó)數(shù)集聯(lián)基于自主研發(fā)的CXL ( Compute Express Link )協(xié)議 IP,成功研發(fā)了業(yè)界第一款CXL多級(jí)網(wǎng)絡(luò)交換機(jī)(CXL
    的頭像 發(fā)表于 07-31 16:35 ?753次閱讀
    國(guó)數(shù)集聯(lián)發(fā)布業(yè)界首款<b class='flag-5'>CXL</b>多級(jí)網(wǎng)絡(luò)交換機(jī),IB時(shí)代的顛覆者

    國(guó)數(shù)集聯(lián)研發(fā)出首款CXL多級(jí)網(wǎng)絡(luò)交換機(jī)

    今日,全球頂級(jí)高速互聯(lián)芯片及解決方案設(shè)計(jì)專家——國(guó)數(shù)集聯(lián)公司,憑借自主研發(fā)的CXL(Compute Express Link)協(xié)議IP,引領(lǐng)行業(yè)前沿,成功研發(fā)出全球首款CXL多級(jí)網(wǎng)絡(luò)交換機(jī)(又名
    的頭像 發(fā)表于 07-31 13:04 ?474次閱讀

    利用CXL技術(shù)重構(gòu)基于RDMA的內(nèi)存解耦合

    本文提出了一種基于RDMA和CXL的新型低延遲、高可擴(kuò)展性的內(nèi)存解耦合系統(tǒng)Rcmp。其顯著特點(diǎn)是通過CXL提高了基于RDMA系統(tǒng)的性能,并利用RDMA克服了CXL的距離限制。
    發(fā)表于 02-29 10:05 ?2266次閱讀
    利用<b class='flag-5'>CXL</b>技術(shù)重構(gòu)基于RDMA的內(nèi)存解耦合

    什么是CXL技術(shù)?CXL的三種模式、類型、應(yīng)用

    CXL的目標(biāo):解決CPU和設(shè)備、設(shè)備和設(shè)備之間的內(nèi)存鴻溝。服務(wù)器有巨大的內(nèi)存池和數(shù)量龐大的基于PCIe運(yùn)算加速器,每個(gè)上面都有很大的內(nèi)存。內(nèi)存的分割已經(jīng)造成巨大的浪費(fèi)、不便和性能下降。CXL就是為解決這個(gè)問題而誕生。
    的頭像 發(fā)表于 01-11 16:53 ?1940次閱讀
    什么是<b class='flag-5'>CXL</b>技術(shù)?<b class='flag-5'>CXL</b>的三種模式、類型、應(yīng)用

    佰維發(fā)布CXL 2.0 DRAM,賦能高性能計(jì)算

    導(dǎo)語: CXL是一種開放式全新互聯(lián)技術(shù)標(biāo)準(zhǔn),可在主機(jī)處理器與加速器、內(nèi)存緩沖區(qū)、智能I/O設(shè)備等設(shè)備之間提供高帶寬、低延遲連接,從而滿足高性能異構(gòu)計(jì)算的要求,并且其維護(hù)CPU/GPU內(nèi)存空間和連接
    發(fā)表于 12-27 15:17 ?310次閱讀
    佰維發(fā)布<b class='flag-5'>CXL</b> 2.0 DRAM,賦能高性能計(jì)算

    佰維發(fā)布CXL 2.0 DRAM,賦能高性能計(jì)算

    導(dǎo)語: CXL是一種開放式全新互聯(lián)技術(shù)標(biāo)準(zhǔn),可在主機(jī)處理器與加速器、內(nèi)存緩沖區(qū)、智能I/O設(shè)備等設(shè)備之間提供高帶寬、低延遲連接,從而滿足高性能異構(gòu)計(jì)算的要求,并且其維護(hù)CPU/GPU內(nèi)存空間和連接
    的頭像 發(fā)表于 12-27 10:35 ?541次閱讀
    佰維發(fā)布<b class='flag-5'>CXL</b> 2.0 DRAM,賦能高性能計(jì)算

    解碼CXL存儲(chǔ)器擴(kuò)展設(shè)備(上)

    解碼CXL存儲(chǔ)器擴(kuò)展設(shè)備(上)
    的頭像 發(fā)表于 12-04 15:33 ?388次閱讀
    解碼<b class='flag-5'>CXL</b>存儲(chǔ)器擴(kuò)展設(shè)備(上)

    什么是CXL?一文了解高速互聯(lián)技術(shù)CXL

    Compute Express Link(CXL)作為一種先進(jìn)的互連技術(shù),在當(dāng)今高性能計(jì)算領(lǐng)域引起了廣泛關(guān)注
    的頭像 發(fā)表于 11-29 15:26 ?5491次閱讀
    什么是<b class='flag-5'>CXL</b>?一文了解高速<b class='flag-5'>互聯(lián)</b>技術(shù)<b class='flag-5'>CXL</b>

    關(guān)于CXL的功能與特性詳解

    CXL.io 和CXL.cache 是CXL 協(xié)定中的兩個(gè)子協(xié)定,它們的功能和用途有所不同,主要是為了引入非對(duì)稱的概念;CXL.io 類似于PCIe 的事件(event),主要用于初始
    的頭像 發(fā)表于 11-22 15:43 ?1095次閱讀
    關(guān)于<b class='flag-5'>CXL</b>的功能與特性詳解

    CXL技術(shù)的三種模式 CXL技術(shù)與其他技術(shù)的對(duì)比

    CXL的目標(biāo):解決CPU和設(shè)備、設(shè)備和設(shè)備之間的內(nèi)存鴻溝。服務(wù)器有巨大的內(nèi)存池和數(shù)量龐大的基于PCIe運(yùn)算加速器,每個(gè)上面都有很大的內(nèi)存。內(nèi)存的分割已經(jīng)造成巨大的浪費(fèi)、不便和性能下降。CXL就是為解決這個(gè)問題而誕生。
    發(fā)表于 10-30 14:30 ?8350次閱讀
    <b class='flag-5'>CXL</b>技術(shù)的三種模式 <b class='flag-5'>CXL</b>技術(shù)與其他技術(shù)的對(duì)比