0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

HLS IP核AXI Stream接口問題匯總

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

1. 接口約束類型

2. Tready或Tvalid不連續(xù)問題

修改代碼,使綜合后的啟動時(shí)間間隔為1;

3. 兩個(gè)HLS IP核不能之間數(shù)據(jù)流對接不上

3.1 問題描述

前提:各個(gè)IP核的初始化和配置過程確認(rèn)正確。

單獨(dú)添加一個(gè)自定義HLS IP核,IP核的master axistream端口的輸入Tready全部置1,上板測試后,DEMOSAIC_1_CORE_0的輸出總線上是有正常的數(shù)據(jù)數(shù)據(jù)流,如圖2所示:

HLS IP核AXI Stream接口問題匯總

圖1 添加HLS DEMOSAIC1 IP核電路連接

HLS IP核AXI Stream接口問題匯總

圖2 添加HLS DEMOSAIC1 IP核板級波形

在上述平臺上接入自定義HLS IP核DEMOSAIC_2_CORE,DEMOSAIC_2_CORE的MASTER端口Tready輸入全部拉高,以便有效數(shù)據(jù)可以一直輸出,硬件電路如下:

HLS IP核AXI Stream接口問題匯總

圖3 添加HLS DEMOSAIC2 IP核電路連接

HLS IP核AXI Stream接口問題匯總

圖4 添加HLS DEMOSAIC2 IP核板級波形

3.2 解決方法

UG902 214頁,增加RTL FIFO深度,對輸出的hls::Stream類型的數(shù)據(jù)進(jìn)行約束,約束成Stream類型FIFO的深度選擇合適。具體為什么要這樣操作,本人目前還未找到原因,有想法的歡迎留言!!!

4. AXIStream與Video類型接口之間的轉(zhuǎn)換

4.1 問題描述

兩個(gè)AXIStream接口類型的IP核之間有時(shí)候需要加入一個(gè)Video(具有HS\VS)接口的IP核,這就需要將AXIStream類型的數(shù)據(jù)轉(zhuǎn)換為Video類型,通過Video接口的IP核之后,又要將Video接口轉(zhuǎn)換為AXIStream,以下是其中一種解決方案。

4.2 解決方案

Video格式的視頻時(shí)鐘與PCLK相同;

AXIStream類型的數(shù)據(jù)流時(shí)鐘大于PCLK;

AXIStream to Video IP核選擇異步模式,F(xiàn)IFO的深度為8192;

Video to AXIStream IP核選擇異步模式,F(xiàn)IFO的深度為8192;

VTC的FULL FRAME的W和H要配置、ACTIVE的W和H要和輸入Video的格式相同,否則AXIStream to Video IP無法鎖定。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8353

    瀏覽量

    150508
  • 配置
    +關(guān)注

    關(guān)注

    1

    文章

    187

    瀏覽量

    18322
  • HLS
    HLS
    +關(guān)注

    關(guān)注

    1

    文章

    128

    瀏覽量

    23966
收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用
    的頭像 發(fā)表于 07-18 09:17 ?383次閱讀
    Xilinx NVMe <b class='flag-5'>AXI</b>4主機(jī)控制器,<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>高性能版本介紹

    一種在HLS中插入HDL代碼的方式

    很多人都比較反感用C/C++開發(fā)(HLS)FPGA,大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也有自己的優(yōu)點(diǎn),除了快速構(gòu)建算法外,還有一個(gè)就是接口的生成,尤其對于AXI
    的頭像 發(fā)表于 07-16 18:01 ?586次閱讀
    一種在<b class='flag-5'>HLS</b>中插入HDL代碼的方式

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    本案例使用Video In to AXI4-Stream IP將并行視頻信號轉(zhuǎn)換為AXI4-Stream視頻流。 Video In
    發(fā)表于 07-12 17:24

    FPGA的IP使用技巧

    IP : 根據(jù)項(xiàng)目需求選擇合適的IP,如FIFO、RAM、FIR濾波器、SDRAM控制器、PCIE接口等。確保所選
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用,適宜的IP核對開發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫的概念相似。IP即電路功能模塊,用戶可以直接
    發(fā)表于 04-29 21:01

    FPGA通過AXI總線讀寫DDR3實(shí)現(xiàn)方式

    AXI總線由一些核心組成,包括AXI主處理器接口AXI4)、AXI處理器到協(xié)處理器接口
    發(fā)表于 04-18 11:41 ?1125次閱讀

    Xilinx高性能PCIe DMA控制器IP,8個(gè)DMA通道

    Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口。 基于PCI Express Integrated Block,Multi-Channel PCIe RDMA
    的頭像 發(fā)表于 02-22 11:11 ?1238次閱讀
    Xilinx高性能PCIe DMA控制器<b class='flag-5'>IP</b>,8個(gè)DMA通道

    AMBA總線之AXI設(shè)計(jì)的關(guān)鍵問題講解

    首先我們看一下針對AXI接口IP設(shè)計(jì),在介紹之前我們先回顧一下AXI所具有的一些feature。
    的頭像 發(fā)表于 02-20 17:12 ?1472次閱讀
    AMBA總線之<b class='flag-5'>AXI</b>設(shè)計(jì)的關(guān)鍵問題講解

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)
    的頭像 發(fā)表于 02-18 11:27 ?804次閱讀
    Xilinx FPGA NVMe控制器,NVMe Host Controller <b class='flag-5'>IP</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的IP
    的頭像 發(fā)表于 12-05 15:05 ?1380次閱讀

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。
    的頭像 發(fā)表于 11-23 16:03 ?2136次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    FPGA新IP學(xué)習(xí)的正確打開方式

    本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯 FPGA開發(fā)過程中,利用各種IP,可以快速完成功能開發(fā),不需要花費(fèi)大量時(shí)間重復(fù)造輪子。 當(dāng)我們面對使用新IP
    發(fā)表于 11-17 11:09

    Xilinx FPGA IP之Block Memory Generator AXI接口說明

    之前的文章對Block Memory Generator的原生接口做了說明和仿真,本文對AXI接口進(jìn)行說明。
    的頭像 發(fā)表于 11-14 18:25 ?1573次閱讀
    Xilinx FPGA <b class='flag-5'>IP</b>之Block Memory Generator <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>說明

    ZYNQ的ARM和FPGA數(shù)據(jù)交互——AXI交互最重要的細(xì)節(jié)

    。 ●AXI4_Stream:面向高速流數(shù)據(jù)傳輸,去掉了地址項(xiàng),允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模。 三種總線的組成如下所示,其中AXIAXI_Lite有相同的組成部分: (2)AXI
    發(fā)表于 11-03 10:51

    AXI傳輸數(shù)據(jù)的過程

    AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP中,經(jīng)常見到
    的頭像 發(fā)表于 10-31 15:37 ?981次閱讀
    <b class='flag-5'>AXI</b>傳輸數(shù)據(jù)的過程