改善刻蝕均勻性的技術(shù)

摘要

一種形成介電間隔物的方法，包括提供襯底，文章全部詳情：壹叁叁伍捌零陸肆叁叁叁該襯底包括具有第一多個(gè)柵極結(jié)構(gòu)的第一區(qū)域和具有第二多個(gè)柵極結(jié)構(gòu)的第二區(qū)域和至少一種含氧化物材料或含碳材料。在第一區(qū)域上方形成厚度小于存在于第二區(qū)域中的含氮化物層的厚度的含氮化物層。在第一多個(gè)柵極結(jié)構(gòu)和第二多個(gè)柵極結(jié)構(gòu)上由含氮化物層形成介電間隔物。

背景

本公開涉及半導(dǎo)體結(jié)構(gòu)和器件。更具體地，本公開涉及在半導(dǎo)體器件的制造中采用的蝕刻工藝。

為了能夠制造出比目前可行的更高集成密度的集成電路 (IC)，例如 10 個(gè)存儲器、邏輯和其他設(shè)備，必須找到進(jìn)一步縮小場效應(yīng)晶體管 (FET) 尺寸的方法，例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (MOSFET) 和互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)。縮放通過縮小設(shè)備的整體尺寸和工作電壓同時(shí)保持設(shè)備的電氣特性來實(shí)現(xiàn)緊湊性并提高設(shè)備的工作性能。蝕刻工藝正在不斷改進(jìn)，以滿足半導(dǎo)體器件規(guī)模增加 20 倍的需求。

總結(jié)

提供了一種形成介電柵極側(cè)壁間隔物的方法，其中提供介電柵極側(cè)壁間隔物的氮化物材料層的蝕刻速率通過控制在形成介電柵極側(cè)壁間隔物的蝕刻工藝期間存在的氧化物的量來調(diào)整. 在一個(gè)實(shí)施例中，形成介電間隔物30的方法包括提供襯底，該襯底包括具有第一多個(gè)柵極結(jié)構(gòu)的第一區(qū)域和具有第二多個(gè)柵極結(jié)構(gòu)和至少一種含氧化物材料的第二區(qū)域。

詳細(xì)說明

本文公開了要求保護(hù)的結(jié)構(gòu)和方法的詳細(xì)實(shí)施例；然而，應(yīng)當(dāng)理解，所公開的實(shí)施例僅僅是可以以各種形式體現(xiàn)的所要求保護(hù)的結(jié)構(gòu)和方法的說明。此外，結(jié)合各種實(shí)施例給出的每個(gè)示例旨在是說明性的，而不是限制性的。此外，附圖不一定按比例繪制，某些特征可能被夸大以顯示特定組件的細(xì)節(jié)。

審核編輯：符乾江