SiC MOS器件柵極氧化物可靠性的挑戰(zhàn)

除了性能之外，可靠性和堅固性是SiC MOSFET討論最多的話題。我們將堅固性定義為器件承受特定的特殊壓力事件的能力，例如，短路能力或脈沖電流處理能力?？煽啃灾钙骷谀繕?biāo)壽命內(nèi)額定工作條件下的穩(wěn)定性。與可靠性相關(guān)的現(xiàn)象包括某些電氣參數(shù)的漂移或毀壞性的故障。對于硬故障，通常以FIT率的形式進行量化。FIT率說明了某一類型的設(shè)備在一定時期內(nèi)預(yù)期有多少次故障。目前，宇宙射線效應(yīng)主要制約著大功率硅器件的FIT率。

就SiC而言，還需要考慮由于柵氧化層電場應(yīng)力造成的柵極氧化層可靠性問題。如下圖所示，SiC的總FIT率是宇宙射線FIT率和氧化物FIT率之和。對于宇宙射線失效率，可以通過實驗的方式得到某種技術(shù)的FIT率，根據(jù)這些結(jié)果并結(jié)合應(yīng)用的目標(biāo)，就可以實現(xiàn)一個符合目標(biāo)FIT率的產(chǎn)品設(shè)計。優(yōu)化漂移區(qū)的電場設(shè)計通常可以實現(xiàn)低的FIT率。對于氧化物的FIT率，則需要應(yīng)用一個篩選過程來降低FIT率，因為與硅相比，SiC的缺陷密度仍然相當(dāng)高。然而，即使在我們的硅功率器件中，柵極氧化物的篩選仍然是作為一種質(zhì)量保證措施而采用的。

SiC MOS器件的柵極氧化物可靠性的挑戰(zhàn)是，在某些工業(yè)應(yīng)用給定的工作條件下，保證最大故障率低于1 FIT，這與今天的IGBT故障率相當(dāng)。

由于碳化硅和硅材料上生長的二氧化硅（SiO2）的質(zhì)量和特性幾乎是相同的，因此理論上相同面積和氧化層厚度的Si MOSFET和SiC MOSFET可以在相同的時間內(nèi)承受大致相同的氧化層電場應(yīng)力（相同的本征壽命）。但是，這只有在器件不包含與缺陷有關(guān)的雜質(zhì)，即非本征缺陷時才有效。與Si MOSFET相比，現(xiàn)階段SiC MOSFET柵極氧化物中的非本征缺陷密度要高得多。

電篩選降低了可靠性風(fēng)險

與沒有缺陷的器件相比，有非本征缺陷的器件更早出現(xiàn)故障。無缺陷的器件雖然也會疲勞失效，但壽命很長。通常情況下，足夠厚的無缺陷氧化層的本征失效時間比正常應(yīng)用下的使用時間要長幾個數(shù)量級。因此，在典型的芯片壽命內(nèi)，氧化物的FIT率完全由非本征缺陷決定。

保證碳化硅MOSFET的柵極氧化層具有足夠的可靠性的挑戰(zhàn)是——如何將受非本征缺陷影響的器件數(shù)量，從最初工序結(jié)束時的高比例（如1%），減少到產(chǎn)品發(fā)運給客戶時可接受的低比例（如10ppm）。實現(xiàn)這一目標(biāo)的一個公認的方法是使用電篩選。

在電篩選過程中，每個器件都處于柵控應(yīng)力模式。應(yīng)力模式的選擇方式是，具有嚴(yán)重缺陷的器件將失效，而沒有這些缺陷的器件，或只有非關(guān)鍵性缺陷的器件可以通過測試。未通過篩選的器件將從產(chǎn)線移除。通過這種方式，我們將潛在的可靠性風(fēng)險轉(zhuǎn)換為產(chǎn)量損失。

為了使器件能夠承受一定的柵極應(yīng)力，柵極氧化層需要有一個特定的最小厚度。如果柵極氧化層的厚度太低，器件在篩選過程中會因為疲勞而出現(xiàn)本征失效，或者在篩選后出現(xiàn)閾值電壓和溝道遷移率下降的情況。另一方面，更厚的柵極氧化層會增加閾值電壓，并在給定的VGS（on）條件下降低溝道電導(dǎo)率。下圖說明了柵極氧化物FIT率和器件性能之間的權(quán)衡，這在中也有討論。

我們已經(jīng)投入了大量的時間和樣品，得到了SiC MOSFET的柵氧化可靠性的大量數(shù)據(jù)。舉例來說，我們對通過電篩選的SiC MOSFET分成三組，每組施加不同的正負柵極應(yīng)力偏置，在150℃下測試了的通態(tài)可靠性100天。每組樣品有1000個器件。下圖顯示了不同柵極氧化工藝條件下的結(jié)果，最終量產(chǎn)的工藝可靠性方面有明顯改進。

使用初始的工藝條件，在兩倍于建議的30V柵極偏壓下，1000個器件中只有不到10個失效。改進的實施工藝將這一數(shù)字減少到30V時僅有一個故障，25V和-15V時的故障為零。惟一的一個失效是非固有失效，然而，這并不關(guān)鍵，因為在額定的柵極偏壓使用條件下，失效發(fā)生的時間點會遠遠超過規(guī)定的產(chǎn)品壽命。

當(dāng)然，除了評估通態(tài)氧化物的可靠性外，評估斷態(tài)氧化物的應(yīng)力也很重要，因為SiC功率器件中的電場條件比硅功率MOS元件更接近SiO2的極限。

屏蔽是導(dǎo)通電阻和可靠性之間的權(quán)衡

關(guān)鍵的策略是通過對深p阱的適當(dāng)設(shè)計來有效地屏蔽敏感的氧化物區(qū)域。屏蔽的效率是導(dǎo)通電阻和可靠性之間的權(quán)衡。在溝槽MOSFET中，深p阱在MOSFET的溝道區(qū)下面形成類似JFET的結(jié)構(gòu)，可以有效地促進屏蔽。這種JFET（結(jié)型場效應(yīng)晶體管）為導(dǎo)通電阻增加了一個額外的分量，主要取決于掩埋的p區(qū)之間的距離和摻雜。這種屏蔽結(jié)構(gòu)的設(shè)計特點對于避免關(guān)斷狀態(tài)下的柵極氧化層退化或柵極氧化層擊穿至關(guān)重要。

為了驗證CoolSiC? MOSFET的斷態(tài)可靠性，我們在150°C、VGS=-5V和VDS=1000V的條件下對超過5000個1200V的SiC MOSFET進行了100天的應(yīng)力測試。這些條件對應(yīng)于工業(yè)應(yīng)用已經(jīng)夠嚴(yán)酷了。受器件的擊穿電壓的限制，VDS不能再繼續(xù)增加。

在更高的漏極電壓下進行測試會使結(jié)果失真，因為其他故障機制，如宇宙射線引起的故障可能出現(xiàn)。結(jié)果是，在這次斷態(tài)可靠性測試中，沒有一個被測試的器件發(fā)生故障。由于650V器件遵循與1200V器件相同的設(shè)計標(biāo)準(zhǔn)，因此預(yù)計會有相同的可靠性。