0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

串?dāng)_是什么?如何去減小串?dāng)_

冬至配餃子 ? 來源:信號完整性學(xué)習(xí)之路 ? 作者:廣元兄 ? 2022-08-16 09:23 ? 次閱讀

前面講過反射,講過損耗。接下來講串?dāng)_(Crosstalk)。

話不多說,直接上圖,串?dāng)_的分類:

poYBAGL68F6AZCkqAABenAe4X94145.png

一個(gè)網(wǎng)絡(luò)傳遞信號,有些電壓和電流通過網(wǎng)絡(luò)之間的耦合(容性耦合和感性耦合),傳遞到相鄰網(wǎng)絡(luò),這就是串?dāng)_。

對于相鄰網(wǎng)絡(luò)而言,不管給什么,不是想要的,都會以噪聲的形式耦合過來。

串?dāng)_與網(wǎng)絡(luò)的信號路徑及返回路徑與另一個(gè)網(wǎng)絡(luò)的信號路徑及返回路徑都有關(guān)系。

這里面有概念的東西:動態(tài)線網(wǎng)&靜態(tài)線網(wǎng);攻擊線網(wǎng)&受害網(wǎng)絡(luò)。

pYYBAGL68G2AAuFXAADVqgsI79E766.png

既然說是網(wǎng)絡(luò)之間的耦合(Coupling),那什么是耦合?

耦合簡單來說就是能量從一個(gè)介質(zhì)(PCB板,金屬導(dǎo)線等)傳播到另一種介質(zhì)。

耦合分為容性耦合和感性耦合。

pYYBAGL68H6AP9EUAACLjrstYOE740.png

實(shí)際的工作中,該怎么考慮?或者說哪一種耦合更要注意,也分兩種情況:

均勻傳輸線且有均勻很寬的返回路徑,容性耦合和感性耦合相當(dāng);

非均勻傳輸線,比如接插件或封裝的場合,感性耦合占主導(dǎo)地位。這里面要注意開關(guān)噪聲(SSN):開關(guān)噪聲大多發(fā)生在插件、封裝和過孔處,耦合電感很大。

地彈就是返回電流重疊出現(xiàn)的一種特殊情況。

導(dǎo)線中有電流產(chǎn)生,就會有圍繞在信號路徑和返回路徑導(dǎo)體周圍的磁力線圈。由于信號路徑和返回路徑之間的空間是不封閉的,所以會延伸到周圍的空間,這個(gè)延伸出去的空間稱之為邊緣場。

既然是所謂的邊緣場引起的串?dāng)_,那么越遠(yuǎn),受的影響就越小。惹不起還躲不起嘛,離它們遠(yuǎn)遠(yuǎn)的,簡單粗暴。話是這樣說,實(shí)際工作中,PCB板走線的密度限制,不可能給你想要的空間。怎么辦?

Intel的規(guī)范給出了一個(gè)HSD組內(nèi)的間距還有普通線之間的間距,都是3H。

poYBAGL68JiAe1vsAAD4cfdRGe4685.png

講到傳輸線串?dāng)_,下圖是一張必須知道的圖:

pYYBAGL68J6ATNHxAACwty8OpTg978.png

NEXT:近端串?dāng)_ FEXT:遠(yuǎn)端串?dāng)_

兩根傳輸線,信號從其中一根傳輸線的一端輸入,遠(yuǎn)端放端接消除末端反射。如果不放端接,那就會有反射,至于反射的能量消耗,前文有講過。

噪聲電壓在靜態(tài)線的兩端進(jìn)行測量。為了區(qū)分兩個(gè)末端,把距離源端最近的一端稱為“近端”,也成為信號傳輸方向的“后方”,而把距離源端最遠(yuǎn)的一端稱為“遠(yuǎn)端”,遠(yuǎn)端信號傳輸方向的“前方”。

一對傳輸線,耦合區(qū)域的總時(shí)長為TD,當(dāng)信號的上升邊RT 是2xTD時(shí),或者說耦合長度是上升邊空間延伸的一半,那這個(gè)長度為飽和長度。

poYBAGL68QCAELRnAAAe0d63VCc783.png

Lensat 表示近端串?dāng)_的飽和長度(單位為in),RT表示信號上升邊(單位為ns),V表示信號在動態(tài)線上的傳播速度(單位為in/ns)。

噪聲電壓即近端串?dāng)_幅值(NEXT)達(dá)到一個(gè)穩(wěn)定值,當(dāng)耦合長度大于飽和長度。

poYBAGL68OiAEca0AABSnB16I3Y718.png

當(dāng)耦合長度小于飽和長度,則電壓峰值將小于NEXT。

遠(yuǎn)端噪聲以脈沖形式出現(xiàn),信號進(jìn)入算起,一直要經(jīng)過TD 時(shí)延之后才會出現(xiàn)噪聲。噪聲在靜態(tài)線上的傳播速度與信號的速度相等。

FEXT遠(yuǎn)端噪聲幅值除了跟遠(yuǎn)端噪聲峰值電壓與信號電壓比值有關(guān),還與另兩個(gè)外在參數(shù)(耦合長度和上升邊)呈比例變化。

poYBAGL68NiALM9WAABS2UBwiOc345.png

這里需要強(qiáng)調(diào)一點(diǎn):

因?yàn)楦行择詈想娏鞯姆较蚴菑姆祷芈窂降叫盘柭窂剑誓鏁r(shí)針方向,這與容性耦合電流的方向相反。所以,在遠(yuǎn)端的凈噪聲是容性耦合噪聲與感性耦合噪聲之差。

產(chǎn)品的更新?lián)Q代,版圖的密集性以及速率的提升,通過調(diào)整耦合長度和上升時(shí)間(RT)來管控的情況已經(jīng)很少了,所以我們能做的大多數(shù)就是調(diào)整線距來控制串?dāng)_,而調(diào)整線距確實(shí)可以減小串?dāng)_。

下圖為調(diào)整Spa的鏈路以及仿真結(jié)果:

pYYBAGL68RKAYAVjAAEpMXeOQTk392.png

Spa=4 mil,噪聲的幅值最大。

pYYBAGL68SOAASU7AAB1Kpdkclc896.png

需要說明的是,想用的是3H原則,只不過很不巧,竟然也是3W原則。

實(shí)際工作中,串?dāng)_的管控除了重點(diǎn)關(guān)注線間距,返回路徑也需要注意。至于帶狀線層布線,使用介電常數(shù)較低的材料等,這些深入且細(xì)節(jié)的知識,后面有機(jī)會再講。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 傳輸線
    +關(guān)注

    關(guān)注

    0

    文章

    373

    瀏覽量

    23968
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    26912
  • 耦合電感
    +關(guān)注

    關(guān)注

    0

    文章

    77

    瀏覽量

    20046
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1761

    瀏覽量

    13204
收藏 人收藏

    評論

    相關(guān)推薦

    什么是?如何減少?

    01 . 什么是? ? 是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-23 09:25 ?5546次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    為避免強(qiáng)電,選擇什么樣的共模電感?

    產(chǎn)品的供電電源15V,而往往強(qiáng)電和弱點(diǎn)布線走的比較近,為避免強(qiáng)電,在15V輸入到電路板后,需要在電路板上添加共模電感,減小串,該選擇什么樣型號的電感,還有這樣做對不對?
    發(fā)表于 07-21 10:16

    PCB設(shè)計(jì)與-真實(shí)世界的(上)

    也成為了一個(gè)最常見的問題。的危害巨大,直接影響著信號是否能夠正確的接收。對于,業(yè)內(nèi)通常有3W規(guī)則的說法,只要走線沒有達(dá)到3W,就會引起一些硬件工程師的恐慌。是否一定要3W?如何
    發(fā)表于 10-21 09:53

    原創(chuàng)|SI問題之

    減小信號間的方法我們知道,信號間的來源于電磁場的互相干擾作用,電場的場強(qiáng)是離信號源中心越遠(yuǎn)則越弱,所以控制信號間
    發(fā)表于 10-10 18:00

    如何減小SRAM讀寫操作時(shí)的

    靜態(tài)存儲器SRAM是一款不需要刷新電路即能保存它內(nèi)部存儲數(shù)據(jù)的存儲器。在SRAM 存儲陣列的設(shè)計(jì)中,經(jīng)常會出現(xiàn)問題發(fā)生。那么要如何減小如何減小SRAM讀寫操作時(shí)的
    發(fā)表于 05-20 15:24

    pcb設(shè)計(jì)中的—兩傳輸線相鄰太近

    簡單地講都是因?yàn)閮蓚鬏斁€相鄰太近造成的,那么在高頻走線里如何減小串,首先要弄清楚傳輸線的概念,搞清楚傳輸線
    發(fā)表于 11-21 13:50 ?3114次閱讀

    近端與遠(yuǎn)端現(xiàn)象解析

    們就需要弄清楚近端與遠(yuǎn)端了。攻擊信號的幅值影響著的大小;
    的頭像 發(fā)表于 10-27 09:25 ?1.5w次閱讀
    近端<b class='flag-5'>串</b><b class='flag-5'>擾</b>與遠(yuǎn)端<b class='flag-5'>串</b><b class='flag-5'>擾</b>現(xiàn)象解析

    解決的方法

    在電子產(chǎn)品的設(shè)計(jì)中普遍存在,通過以上的分析與仿真,了解了的特性,總結(jié)出以下減少的方法
    的頭像 發(fā)表于 08-14 11:50 ?1.9w次閱讀

    淺談層疊設(shè)計(jì)、同層、層間

    的圖片一脈相承。我們能看到,層間距離H是影響的關(guān)鍵因素。當(dāng)D=3H的時(shí)候,不考慮K的話,大約在10%左右。這也是所謂3H原則的由來吧,我們在了解
    的頭像 發(fā)表于 04-09 17:21 ?4235次閱讀
    淺談層疊設(shè)計(jì)、同層<b class='flag-5'>串</b><b class='flag-5'>擾</b>、層間<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    淺談溯源,是怎么產(chǎn)生的

    文章——溯源。 提到,防不勝防,令人煩惱。不考慮,仿真波形似乎一切正常,考慮了
    的頭像 發(fā)表于 03-29 10:26 ?3260次閱讀

    線對間的近端測量

    在高速鏈路設(shè)計(jì)或者射頻鏈路設(shè)計(jì)中,是一個(gè)非常重要的分析參數(shù)。如何測量、如何分析。一般遵循著一些設(shè)計(jì)經(jīng)驗(yàn)或者規(guī)則可以減小串的影響,但是很多時(shí)候卻難以按照規(guī)則設(shè)計(jì),這就會帶來
    的頭像 發(fā)表于 08-24 09:32 ?2318次閱讀

    什么是近端與遠(yuǎn)端?

    關(guān)于兩個(gè)公式,我們不需要去記住,我們只需要知道它告訴了我們什么:攻擊信號的幅值影響著的大小;減小串的途徑就是減小信號之間的耦合,增加信
    的頭像 發(fā)表于 01-24 16:28 ?4042次閱讀
    什么是近端<b class='flag-5'>串</b><b class='flag-5'>擾</b>與遠(yuǎn)端<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    什么是?如何減少?

    是 PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?3623次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    的類型,產(chǎn)生的原因?

    當(dāng)信號通過電纜發(fā)送時(shí),它們面臨兩個(gè)主要的通信影響因素:EMI和。EMI和嚴(yán)重影響信噪比。通過容易產(chǎn)生EMI 和
    的頭像 發(fā)表于 07-06 10:07 ?1822次閱讀

    嵌入式開發(fā)中引起的原因是什么?

    電路布線常會有的風(fēng)險(xiǎn),最后簡單說明幾個(gè)減小串的方法,常見增大走線間距、使兩導(dǎo)體的有風(fēng)險(xiǎn)
    發(fā)表于 03-07 09:30 ?1750次閱讀
    嵌入式開發(fā)中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?