組合邏輯和時序邏輯電路是數(shù)字系統(tǒng)設(shè)計的奠基石,其中組合電路包括多路復(fù)用器、解復(fù)用器、編碼器、解碼器等,而時序電路包括鎖存器、觸發(fā)器、計數(shù)器、寄存器等。 在本文中,小編簡單介紹關(guān)于時序電路的類型和特點(diǎn)等相關(guān)內(nèi)容。
時序電路基本介紹
時序邏輯電路的輸出不僅取決于輸入的當(dāng)前值,還取決于輸入信號的先前值(歷史值),這與輸出僅取決于輸入的當(dāng)前值的組合電路相反。在任何時刻,時序電路可以看作是與反饋電路的組合電路。時序電路使用像觸發(fā)器這樣的存儲元件作為反饋電路來存儲過去的值,其框圖如下所示:
時序電路用于構(gòu)建有限狀態(tài)機(jī),它是所有數(shù)字電路以及存儲電路中的基本構(gòu)建塊。基本上,實(shí)際數(shù)字設(shè)備中的所有電路都是組合邏輯電路和時序邏輯電路的混合體。
舉個例子:
一般來說,在日常生活中會遇到很多計數(shù)器來計算物體的數(shù)量。例如,計算觀眾進(jìn)出禮堂的人數(shù)或停車場的車輛數(shù)量。在這種情況下,當(dāng)任何人進(jìn)入禮堂時,計數(shù)器根據(jù)其當(dāng)前值遞增其值。類似地,它會根據(jù)其先前值和現(xiàn)在值遞減其值。所以Counter會保留計數(shù)器的當(dāng)前狀態(tài)以進(jìn)行下一步操作。
這類似于根據(jù)先前和當(dāng)前信號改變其狀態(tài)的時序電路。
時序電路中的時鐘信號
時鐘信號在時序電路中起著至關(guān)重要的作用。時鐘是在邏輯電平0和邏輯電平1之間反復(fù)振蕩的信號。頻率恒定的方波是最常見的時鐘信號形式。時鐘信號具有“邊沿”。這些是時鐘從0變?yōu)?(上升沿)或從1變?yōu)?0(下降沿)的時刻。
時鐘信號控制時序電路的輸出。也就是說,它決定了存儲元件何時以及如何改變其輸出。如果時序電路沒有任何時鐘信號作為輸入,則電路的輸出將隨機(jī)變化。這樣它們就不能保持狀態(tài),直到下一個輸入信號到達(dá)。但是具有時鐘輸入的時序電路將保持其狀態(tài),直到出現(xiàn)下一個時鐘沿。
時序電路的分類
基于時鐘信號輸入,時序電路分為兩種類型,即:
- 同步時序電路
- 異步時序電路
1、同步時序電路
定義:
在同步時序電路中,輸出取決于時鐘實(shí)例中輸入的當(dāng)前和先前狀態(tài)。這些電路使用一個存儲元件來存儲先前的狀態(tài)。這些電路中的存儲元件將具有時鐘,所有這些時鐘信號都由相同的時鐘信號驅(qū)動。電路圖如下所示:
使用時鐘信號,所有存儲元件都會發(fā)生狀態(tài)變化。
與異步相比,這些電路要慢一些,因?yàn)樗鼈兊却乱粋€時鐘脈沖到達(dá)以執(zhí)行下一個操作。
這些電路可以是時鐘或脈沖的。
在其輸入中使用時鐘脈沖的同步時序電路稱為時鐘時序電路,因此它們非常穩(wěn)定。
使用脈沖改變其狀態(tài)的時序電路稱為脈沖時序電路或非時鐘時序電路。
同步時序電路主要應(yīng)用于:
用于MOORE-MEALY狀態(tài)管理機(jī)的設(shè)計。
用于同步計數(shù)器、觸發(fā)器等。
同步時序電路的局限性:
同步時序電路中的所有觸發(fā)器都必須連接到時鐘信號。時鐘信號是非常高頻的信號,時鐘分布會消耗和散發(fā)大量熱量。
關(guān)鍵路徑或最慢路徑?jīng)Q定了最大可能的時鐘頻率,因此它們比異步電路慢。
2、異步時序電路
定義:
不依靠時鐘信號工作的時序電路稱為“異步時序電路”。
當(dāng)輸入信號發(fā)生變化時,這些電路將立即改變它們的狀態(tài)。
電路行為由任何時刻的信號和輸入信號變化的順序決定。
不在脈沖模式下運(yùn)行。
具有更好的性能,但由于時序問題而難以設(shè)計。
大多數(shù)情況下,當(dāng)需要低功耗操作時,會使用異步電路。
它們比同步時序電路更快,因?yàn)樗鼈儾恍枰却魏螘r鐘信號。
異步順序電路的應(yīng)用:
當(dāng)操作速度很重要時使用異步順序電路。由于它們獨(dú)立于內(nèi)部時鐘脈沖,因此它們運(yùn)行迅速。因此,它們可用于快速響應(yīng)電路。
用于具有自己獨(dú)立時鐘的兩個單元之間的通信。
當(dāng)需要更好的外部輸入處理時使用。
異步時序電路的局限性:
異步時序電路更難設(shè)計。
盡管它們的性能更快,但它們的輸出是不確定的。
時序電路中的反饋
組合電路不需要任何反饋,因?yàn)檩敵鐾耆Q于輸入的當(dāng)前值。但是在時序電路的情況下,輸出取決于輸入的過去值以及當(dāng)前值。為了涉及像觸發(fā)器這樣的存儲元件,必須在電路中引入反饋。例如,考慮一個簡單的反饋電路,如下圖所示:
如果f 0是某個實(shí)例的反相器的輸入,則此0將傳播,輸出為1。此1作為輸入反饋,這個1會傳播,輸出為0。這個過程重復(fù),結(jié)果是輸出在0和1之間連續(xù)振蕩。這種情況下沒有穩(wěn)定的狀態(tài)。
現(xiàn)在考慮如下所示連接的兩個逆變器的示例。
這里兩個反相器背靠背連接,第二個反相器的輸出反饋到第一個反相器的輸入。如果0是第一個反相器的輸入,它通過第一個反相器傳播,輸出為1。這個1輸入到第二個反相器并通過它傳播。第二個反相器的輸出為0,反饋給第一個反相器。但是第一個反相器的輸入已經(jīng)是0,因此不會發(fā)生變化。據(jù)說該電路處于穩(wěn)定電路中。當(dāng)?shù)谝粋€反相器的輸入為1時,可以獲得另一個穩(wěn)定狀態(tài)。
組合電路與順序電路的區(qū)別
組合電路與順序電路的區(qū)別主要包括以下幾個方面:
總結(jié)
簡單來說,時序電路就是由最基本的邏輯門電路加上反饋邏輯回路(輸出到輸入)或器件組合而成的數(shù)字電路,與組合電路最本質(zhì)的區(qū)別在于時序電路具有記憶存儲功能。
時序電路最大的特點(diǎn)是,輸出不僅取決于當(dāng)時的輸入值,而且還與電路過去的狀態(tài)有關(guān),主要的應(yīng)用器件包括觸發(fā)器、鎖存器、計數(shù)器、移位寄存器、存儲器等。
-
時序電路
+關(guān)注
關(guān)注
1文章
114瀏覽量
21669 -
時序邏輯電路
+關(guān)注
關(guān)注
2文章
94瀏覽量
16516 -
時鐘信號
+關(guān)注
關(guān)注
4文章
440瀏覽量
28468
發(fā)布評論請先 登錄
相關(guān)推薦
評論