SRAM和DRAM的區(qū)別在哪

什么是RAM?

RAM(Random Access Memory)中文是隨機(jī)存取存儲(chǔ)器。為什么要強(qiáng)調(diào)隨機(jī)存儲(chǔ)呢？因?yàn)樵诖酥埃恍┑拇鎯?chǔ)器都是順序存儲(chǔ)（Direct-Access)，比較常見(jiàn)的如光碟，老式的磁帶，磁鼓存儲(chǔ)器等等。隨機(jī)存取存儲(chǔ)器的特點(diǎn)是其訪問(wèn)數(shù)據(jù)的時(shí)間與數(shù)據(jù)存放在存儲(chǔ)器中的物理位置無(wú)關(guān)。

什么隨機(jī)讀寫(xiě)？

隨機(jī)和順序讀寫(xiě)，是存儲(chǔ)器的兩種輸入輸出方式。存儲(chǔ)的數(shù)據(jù)在磁盤(pán)中占據(jù)空間，對(duì)于一個(gè)新磁盤(pán)，操作系統(tǒng)會(huì)將數(shù)據(jù)文件依次寫(xiě)入磁盤(pán)，當(dāng)有些數(shù)據(jù)被刪除時(shí)，就會(huì)空出該數(shù)據(jù)原來(lái)占有的存儲(chǔ)空間，時(shí)間長(zhǎng)了，不斷的寫(xiě)入、刪除數(shù)據(jù)，就會(huì)產(chǎn)生很多零零散散的存儲(chǔ)空間，就會(huì)造成一個(gè)較大的數(shù)據(jù)文件放在許多不連續(xù)的存貯空間上，讀寫(xiě)些這部分?jǐn)?shù)據(jù)時(shí)，就是隨機(jī)讀寫(xiě)，磁頭要不斷的調(diào)整磁道的位置，以在不同位置上的讀寫(xiě)數(shù)據(jù)，相對(duì)于連續(xù)空間上的順序讀寫(xiě)，要耗時(shí)很多。在開(kāi)機(jī)時(shí)、啟動(dòng)大型程序時(shí)，電腦要讀取大量小文件，而這些文件也不是連續(xù)存放的，也屬于隨機(jī)讀取的范圍。

改善方法：做磁盤(pán)碎片整理，合并碎片文件，但隨后還會(huì)再產(chǎn)生碎片造成磁盤(pán)讀寫(xiě)性能下降，而且也解決不了小文件的隨機(jī)存取的問(wèn)題，這只是治標(biāo)。更好的解決辦法：更換電子硬盤(pán)（SSD），電子盤(pán)由于免除了機(jī)械硬盤(pán)的磁頭運(yùn)動(dòng)，對(duì)于隨機(jī)數(shù)據(jù)的讀寫(xiě)極大地提高。

舉個(gè)例子，SSD的隨機(jī)讀取延遲只有零點(diǎn)幾毫秒，而7200RPM的隨機(jī)讀取延遲有7毫秒左右，5400RPM硬盤(pán)更是高達(dá)9毫秒之多，體現(xiàn)在性能上就是開(kāi)關(guān)機(jī)速度。

隨機(jī)存取存儲(chǔ)器（RAM）是存儲(chǔ)器中最為人熟知的一種。之所以RAM被稱為“隨機(jī)存儲(chǔ)”，是因?yàn)榭梢灾苯釉L問(wèn)任一個(gè)存儲(chǔ)單元，只要知道該單元所在記憶行X和記憶列Y的地址即可定位。

與RAM形成鮮明對(duì)比的是順序存取存儲(chǔ)器（SAM）。SAM中的數(shù)據(jù)存儲(chǔ)單元按照線性順序排列，因而只能依順序訪問(wèn)（類(lèi)似于盒式錄音帶）。如果當(dāng)前位置不能找到所需數(shù)據(jù)，就必須依次查找下一個(gè)存儲(chǔ)單元，直至找到所需數(shù)據(jù)為止。SAM非常適合作緩沖存儲(chǔ)器之用，一般情況下，緩存中數(shù)據(jù)的存儲(chǔ)順序與調(diào)用順序相同（顯卡中的緩存就是個(gè)很好的例子）。而RAM則能以任意的順序存取數(shù)據(jù)。

SRAM和DRAM的區(qū)別？

RAM的另一個(gè)特點(diǎn)是易失性（Volatile),雖然業(yè)界也有非易失(non-volatile）的RAM，例如，利用電池來(lái)維持RAM中的數(shù)據(jù)等方法。

RAM主要的兩種類(lèi)別是SRAM（Static RAM）和DRAM（Dynamic RAM）。

SRAM的S是Static的縮寫(xiě)，全稱是靜態(tài)隨機(jī)存取存儲(chǔ)器。而DRAM的D是Dynamic的縮寫(xiě)，全稱是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。

SRAM的結(jié)構(gòu)，6場(chǎng)效應(yīng)管組成一個(gè)存儲(chǔ)bit單元的結(jié)構(gòu)：

工作原理相對(duì)比較簡(jiǎn)單，我們先看寫(xiě)0和寫(xiě)1操作。 寫(xiě)0操作 寫(xiě)0的時(shí)候，首先將BL輸入0電平，（～BL）輸入1電平。 然后，相應(yīng)的Word Line（WL）選通，則M5和M6將會(huì)被打開(kāi)。 0電平輸入到M1和M2的G極控制端 1電平輸入到M3和M4的G極控制端 因?yàn)镸2是P型管，高電平截止，低電平導(dǎo)通。而M1則相反，高電平導(dǎo)通，低電平截止。 所以在0電平的作用下，M1將截止，M2將打開(kāi)。（～Q)點(diǎn)將會(huì)穩(wěn)定在高電平。 同樣，M3和M4的控制端將會(huì)輸入高電平，因NP管不同，M3將會(huì)導(dǎo)通，而M4將會(huì)截止。Q點(diǎn)將會(huì)穩(wěn)定在低電平0。 最后，關(guān)閉M5和M6，內(nèi)部M1,M2,M3和M4處在穩(wěn)定狀態(tài)，一個(gè)bit為0的數(shù)據(jù)就被鎖存住了。 此時(shí)，在外部VDD不斷電的情況下，這個(gè)內(nèi)容將會(huì)一直保持。

DRAM（Dynamic RAM）是指動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。與SRAM最大的不同是，DRAM需要通過(guò)刷新操作來(lái)保持其存儲(chǔ)的內(nèi)容。讓我們先來(lái)看看其一個(gè)bit存儲(chǔ)單元（Cell）的結(jié)構(gòu)：

其核心部件是4號(hào)位的電容C，這個(gè)電容大小在pF級(jí)別，用來(lái)存儲(chǔ)0和1的內(nèi)容。

由于電容會(huì)慢慢放電，其保存的電量將會(huì)隨時(shí)間推移而慢慢漏電流漏掉。為了保證其內(nèi)容的完整性，我們需要把里面的內(nèi)容定期讀出來(lái)再填寫(xiě)回去。這個(gè)操作稱為刷新操作（Refresh）。

SDRAM 只有通過(guò)刷新命令(Refresh)操作才能保證數(shù)據(jù)的可靠性，SDRAM 的刷新操作是周期性的，在兩次刷新的間隔可以進(jìn)行數(shù)據(jù)的相關(guān)操作。我們?cè)诳碨DRAM芯片參數(shù)時(shí)，經(jīng)常會(huì)看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標(biāo)識(shí)，這里的4096與8192就代表 這個(gè)芯片中每個(gè)Bank的行數(shù)。

刷新命令一次僅對(duì)一行有效，也就是說(shuō)在64ms內(nèi)這兩種規(guī)格的 芯片分別需要完成4096次和8192次刷新操作。這4096操作可以平均15.625μs刷新一次，也可以一次全部刷新完，取決于你的數(shù)據(jù)讀寫(xiě)時(shí)序。

當(dāng)需要寫(xiě)1的時(shí)候，先將BL（Bit Line）輸入高電平1，然后選中對(duì)應(yīng)的Word Line（同一時(shí)間將只有一根WL被選中）,打開(kāi)相應(yīng)的MOS管，如圖中所示3號(hào)位。此時(shí)，外部驅(qū)動(dòng)能力很強(qiáng)，通過(guò)一定的時(shí)間，4號(hào)位的電容將會(huì)被充滿。此時(shí)，關(guān)閉3號(hào)位的MOS管。內(nèi)容1將在一定時(shí)間內(nèi)被保存在4號(hào)位的電容中。寫(xiě)0的操作與之相反，不同的是將4號(hào)位電容中的電荷通過(guò)Bit Line放光。然后關(guān)閉3號(hào)位的MOS管，鎖存相應(yīng)數(shù)據(jù)。

而讀操作相對(duì)來(lái)說(shuō)，較為復(fù)雜。4號(hào)位電容非常小，只有pF級(jí)別，而B(niǎo)it Line往往都很長(zhǎng)，上面掛了非常多個(gè)存儲(chǔ)單元（cell），我們可以通過(guò)5號(hào)位的電容來(lái)表示。所以當(dāng)我們直接把3號(hào)位的MOS管打開(kāi)，Bit Line上將基本看不到什么變化。

采用放大器來(lái)放大4號(hào)位電容的效果。結(jié)構(gòu)圖如下圖所示：

我們可以定Vref為1/2的VDD電壓，在讀取電容里數(shù)據(jù)之前，我們先將所有Bit Line預(yù)充1/2 VDD的電壓。然后，打開(kāi)Word Line讓選中的電容連接到Bit Line上面，如果原本的內(nèi)容是1，則Bit line的總電壓將會(huì)小幅攀升。否則，則會(huì)小幅下降。再通過(guò)差分放大器，將結(jié)果放大從而實(shí)現(xiàn)讀操作。

這套方案是可以工作的，但Bit Line的數(shù)量不能太大。否則會(huì)導(dǎo)致距離Vref供電處較遠(yuǎn)的放大器Vref的值偏低，而導(dǎo)致差分放大器工作異常。同時(shí)，對(duì)于所謂的1/2 VDD預(yù)充，也存在不準(zhǔn)的情況。

為了解決這個(gè)問(wèn)題，有人提出，不如將原來(lái)的一根Bit Line設(shè)計(jì)成一對(duì)Bit Line，當(dāng)其中一根Bit Line上的Cell被選中時(shí)，另一根Bit Line將不會(huì)有Cell被選中。從而沒(méi)有Cell被選中的Bit Line可以充當(dāng)放大器的Vref輸入，其長(zhǎng)度，負(fù)載以及寄生參數(shù)將會(huì)和另一根Bit Line十分一致，這樣一來(lái)，放大器的工作就更加穩(wěn)定了。結(jié)構(gòu)圖如下所示：

當(dāng)讀操作之前，我們先將1/2 VDD電壓同時(shí)注入到BL和（~BL）上，這個(gè)動(dòng)作被稱為（pre-charge預(yù)充電）然后其中一根作為參考，來(lái)觀察另一根Bit Line在某個(gè)Cell導(dǎo)通后的變化。

最后，我們總結(jié)一下區(qū)別：

成本對(duì)比：SRAM成本比較高（6個(gè)場(chǎng)效應(yīng)管組成一個(gè)存儲(chǔ)單元），DRAM成本較低（1個(gè)場(chǎng)效應(yīng)管加一個(gè)電容）。另外隨著DDR~DDR5的高速發(fā)展，SDRAM的發(fā)展更快，接口速率更高，生態(tài)更好，工藝更先進(jìn)。所以SDRAM的成本原來(lái)越有優(yōu)勢(shì)。

存取速率：照道理來(lái)說(shuō)，SRAM存取速度比較快，DRAM存取速度較慢（電容充放電時(shí)間）。

數(shù)據(jù)地址分開(kāi)，SRAM不需要PreCharge，不需要Refresh。所以接口效率也越高。

但是隨著DRAM發(fā)展更好，所以DRAM的接口速率發(fā)展越來(lái)越快。最終的綜合表現(xiàn)還是DDR勝出。