Cadence新支持臺積電的N16RF設計參考流程和制程設計套件

Cadence 攜手臺積電，賦能 N6 毫米波射頻設計，加速推進移動、5G 及汽車應用創(chuàng)新

中國上海，2022 年 11 月 3 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence 射頻集成電路解決方案支持臺積電的 N16RF 設計參考流程和制程設計套件（PDK），助力加速推進新一代移動、5G 及汽車應用。通過 Cadence 與臺積電的持續(xù)合作，雙方的共同客戶可以使用支持臺積電最新 N16RF 毫米波半導體技術的 Cadence 解決方案來進行設計。

Cadence 射頻集成電路解決方案支持 Cadence 智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略，助力實現(xiàn)系統(tǒng)級芯片（SoC）的卓越設計。

完整的射頻設計參考流程包括無源器件建模、模塊級優(yōu)化、敏感版圖布線網(wǎng)電磁寄生參數(shù)簽核、帶有定制無源器件及自發(fā)熱效應的 EM-IR 分析。該參考流程提供了針對臺積電 N16RF 毫米波工藝技術進行優(yōu)化的幾款產(chǎn)品，包括 Cadence Virtuoso Schematic Editor、Virtuoso ADE Product Suite 和集成的 Spectre X Simulator 及射頻選項。

此外，該流程還具有大容量電磁（EM）模型生成功能，使用 Cadence EMX 3D Planar Solver 將 S 參數(shù)模型無縫反標注到原理圖中，并使用 Voltus-Fi Custom Power Integrity Solution 進行自發(fā)熱 EM-IR 分析，實現(xiàn) EM 和 RCX 模型的自動管理，獲得精確的射頻結果。借助該流程，用戶可以有效地管理工藝角仿真，提高設計可靠性。

EMX Planar 3D Solver 和 Quantus Parasitic Extraction 集成到 Virtuoso 平臺，實現(xiàn)耦合效應的分層提取，有力地保障了全設計電磁寄生參數(shù)簽核。Cadence 射頻集成電路全流程提供了一種有效的方法，利用高度整合的統(tǒng)一設計環(huán)境，幫助工程師實現(xiàn)設計目標—性能、功耗效率和可靠性。

“通過與 Cadence 的持續(xù)合作，客戶能夠利用 Cadence 認證的流程和我們先進的 N16 毫米波工藝技術提高生產(chǎn)力，”臺積電設計基礎設施管理部門負責人 Dan Kochpatcharin 表示，“借助這個新的參考流程，打造新一代移動、汽車、5G、醫(yī)療和航空航天設計的設計者可以更加輕松地快速采用我們的技術。我們已經(jīng)看到有客戶利用我們的技術來推動創(chuàng)新。”

“通過與臺積電的緊密合作，利用其 N16 毫米波工藝技術以及我們全面的射頻和射頻集成電路流程，客戶可以獲得更先進的技術和能力，打造極具競爭力的設計，”Cadence 高級副總裁兼定制 IC與 PCB 事業(yè)部總經(jīng)理 Tom Beckley 表示，“Cadence 力求為我們的共同客戶提供更好的流程，我們不斷聽取客戶反饋，了解他們的實際設計需求。這些反饋使我們能夠相應地優(yōu)化流程，這樣客戶就能專注于設計而不是集成?！?/p>