0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

通過高速PCB控制解決EMI問題

單片機與嵌入式 ? 來源:單片機與嵌入式 ? 作者:單片機與嵌入式 ? 2022-11-11 11:44 ? 次閱讀

隨著信號上升沿時間的減小,信號頻率的提高,電子產(chǎn)品的EMI問題,也來越受到電子工程師的重視。高速pcb設計的成功,對EMI的貢獻越來越受到重視,幾乎60%的EMI問題可以通過高速PCB來控制解決。

1 高速信號走線屏蔽規(guī)則

a2db56a0-60e5-11ed-8abf-dac502259ad0.png

如上圖所示:在高速的PCB設計中,時鐘等關鍵的高速信號線,則需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都是會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地。2 高速信號的走線閉環(huán)規(guī)則由于PCB板的密度越來越高,很多PCB layout工程師在走線的過程中,很容易出現(xiàn)這種失誤,如下圖所示:

a2f73a00-60e5-11ed-8abf-dac502259ad0.jpg

時鐘信號等高速信號網(wǎng)絡,在多層的PCB走線的時候產(chǎn)生了閉環(huán)的結果,這樣的閉環(huán)結果將產(chǎn)生環(huán)形天線,增加EMI的輻射強度。3 高速信號的走線開環(huán)規(guī)則規(guī)則二提到高速信號的閉環(huán)會造成EMI輻射,同樣的開環(huán)同樣會造成EMI輻射,如下圖所示:

a313b5e0-60e5-11ed-8abf-dac502259ad0.jpg

時鐘信號等高速信號網(wǎng)絡,在多層的PCB走線的時候產(chǎn)生了開環(huán)的結果,這樣的開環(huán)結果將產(chǎn)生線形天線,增加EMI的輻射強度。在設計中我們也要避免。4 高速信號的特性阻抗連續(xù)規(guī)則高速信號,在層與層之間切換的時候必須保證特性阻抗的連續(xù),否則會增加EMI的輻射,如下圖:

a33971fe-60e5-11ed-8abf-dac502259ad0.jpg

也就是說,同層的布線的寬度必須連續(xù),不同層的走線阻抗必須連續(xù)。5 高速PCB設計的布線方向規(guī)則相鄰兩層間的走線必須遵循垂直走線的原則,否則會造成線間的串擾,增加EMI輻射,如下圖:

a35924f4-60e5-11ed-8abf-dac502259ad0.jpg

相鄰的布線層遵循橫平豎垂的布線方向,垂直的布線可以抑制線間的串擾。6 高速PCB設計中的拓撲結構規(guī)則在高速PCB設計中有兩個最為重要的內(nèi)容,就是線路板特性阻抗的控制和多負載情況下的拓撲結構的設計。在高速的情況下,可以說拓撲結構的是否合理直接決定,產(chǎn)品的成功還是失敗。

a3768d5a-60e5-11ed-8abf-dac502259ad0.png

如上圖所示,就是我們經(jīng)常用到的菊花鏈式拓撲結構。這種拓撲結構一般用于幾Mhz的情況下為宜。高速的拓撲結構我們建議使用后端的星形對稱結構。7 走線長度的諧振規(guī)則

a39fc634-60e5-11ed-8abf-dac502259ad0.png

檢查信號線的長度和信號的頻率是否構成諧振,即當布線長度為信號波長1/4的時候的整數(shù)倍時,此布線將產(chǎn)生諧振,而諧振就會輻射電磁波,產(chǎn)生干擾。8 回流路徑規(guī)則

a3ca9b5c-60e5-11ed-8abf-dac502259ad0.jpg

所有的高速信號必須有良好的回流路徑。盡可能的保證時鐘等高速信號的回流路徑最小。否則會極大的增加輻射,并且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。9 器件的退耦電容擺放規(guī)則

a3f23eaa-60e5-11ed-8abf-dac502259ad0.png

退耦電容的擺放的位置非常的重要。不合理的擺放位置,是根本起不到退耦的效果。退耦電容的擺放的原則是:靠近電源的管腳,并且電容的電源走線和地線所包圍的面積最小。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4307

    文章

    22852

    瀏覽量

    394842
  • emi
    emi
    +關注

    關注

    53

    文章

    3561

    瀏覽量

    127039

原文標題:解決EMI問題,這樣來做!

文章出處:【微信號:單片機與嵌入式,微信公眾號:單片機與嵌入式】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    高速PCB設計指南

    如今,可以認為大多數(shù)PCB存在某種類型的信號完整性問題的風險,這種問題通常與高速數(shù)字設計相關。高速PCB設計和布局專注于創(chuàng)建不易受信號完整性、電源完整性和
    的頭像 發(fā)表于 10-18 14:06 ?204次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設計指南

    pwm頻率過高和過低的影響

    PWM(Pulse Width Modulation,脈沖寬度調(diào)制)是一種常見的模擬信號控制方法,廣泛應用于電機驅(qū)動、LED調(diào)光、電源管理等領域。PWM通過調(diào)整脈沖的占空比來實現(xiàn)對模擬信號的控制
    的頭像 發(fā)表于 08-08 15:21 ?1664次閱讀

    高速pcb與普通pcb的區(qū)別是什么

    高速pcb與普通pcb的區(qū)別是什么 高速PCB(Printed Circuit Board,印刷電路板)與普通
    的頭像 發(fā)表于 06-10 17:34 ?1380次閱讀

    高速pcb的定義是什么

    高速pcb的定義是什么 高速PCB(Printed Circuit Board,印刷電路板)是指在高速信號傳輸、高頻應用和高密度布局等方面具
    的頭像 發(fā)表于 06-10 17:31 ?1308次閱讀

    PMP30930.1-EMI 優(yōu)化型降壓 PCB layout 設計

    電子發(fā)燒友網(wǎng)站提供《PMP30930.1-EMI 優(yōu)化型降壓 PCB layout 設計.pdf》資料免費下載
    發(fā)表于 05-20 14:29 ?0次下載
    PMP30930.1-<b class='flag-5'>EMI</b> 優(yōu)化型降壓 <b class='flag-5'>PCB</b> layout 設計

    pcb板阻抗控制是指什么?pcb怎么做阻抗?

    pcb板阻抗控制是指什么?pcb怎么做阻抗? PCB板阻抗控制是指在PCB(印刷電路板)設計和制
    的頭像 發(fā)表于 01-17 16:38 ?3155次閱讀

    高速PCB信號走線的九大規(guī)則分別是什么?

    高速PCB 設計中,時鐘等關鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成 EMI 的泄漏。
    的頭像 發(fā)表于 01-10 16:03 ?939次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>信號走線的九大規(guī)則分別是什么?

    高速PCB信號走線的九大規(guī)則

    由于 PCB 板的密度越來越高,許多 PCB LAYOUT 工程師在走線的過程中,較容易出現(xiàn)一種失誤,即時鐘信號等高速信號網(wǎng)絡,在多層的 PCB 走線的時候產(chǎn)生了閉環(huán)的結果,這樣的閉環(huán)
    發(fā)表于 01-08 15:33 ?1149次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>信號走線的九大規(guī)則

    使用PCB孔來減少EMI的教程

     顧名思義,PCB安裝孔有助于將PCB固定到外殼上。不過這是它的物理機械用途,此外,在電磁功能方面,PCB安裝孔還可用于降低電磁干擾(EMI)。對E
    發(fā)表于 12-27 16:22 ?342次閱讀

    EMC之PCB設計技巧

    EMC之PCB設計技巧 電磁兼容性(EMC)及關聯(lián)的電磁干擾(EMI)歷來都需要系統(tǒng)設計工程師擦亮眼睛,在當今電路板設計和元器件封裝不斷縮小、OEM要求更高速系統(tǒng)的情況下,這兩大問題尤其令PC
    發(fā)表于 12-19 09:53

    PCB設計中的高速模擬版圖設計技巧

    PCB 設計中的高速模擬版圖設計技巧
    的頭像 發(fā)表于 12-06 15:04 ?908次閱讀
    <b class='flag-5'>PCB</b>設計中的<b class='flag-5'>高速</b>模擬版圖設計技巧

    PCB設計之高速電路

    PCB設計之高速電路
    的頭像 發(fā)表于 12-05 14:26 ?719次閱讀
    <b class='flag-5'>PCB</b>設計之<b class='flag-5'>高速</b>電路

    怎樣通過安排疊層來減少EMI問題?

    怎樣通過安排疊層來減少EMI問題? 通過合理安排疊層結構可以顯著減少電磁干擾(EMI)問題。在本文中,我們將詳細探討疊層的概念,以及如何運用正確的材料和設計來最大程度地抑制
    的頭像 發(fā)表于 11-24 14:44 ?583次閱讀

    如何在高速設計中通過規(guī)則管理來控制阻抗

    如何在高速設計中通過規(guī)則管理來控制阻抗
    的頭像 發(fā)表于 11-23 17:48 ?811次閱讀
    如何在<b class='flag-5'>高速</b>設計中<b class='flag-5'>通過</b>規(guī)則管理來<b class='flag-5'>控制</b>阻抗

    高速信號pcb設計中的布局

    可以很好的決定布線的走向和結構,電源與地之間的分割,以及電磁干擾和噪聲的控制。 不過在理解高速PCB設計前,需要知道什么是高速信號。 一般如果符合以下幾點,那它就可以被認為是
    的頭像 發(fā)表于 11-06 10:04 ?722次閱讀
    <b class='flag-5'>高速</b>信號<b class='flag-5'>pcb</b>設計中的布局