0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis HLS圖像處理平臺搭建

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2022-11-21 09:10 ? 次閱讀

Vitis HLS 圖像處理平臺搭建

在 2019.2 以上的版本中AMD-Xilinx去除了對 OpenCV 的庫函數(shù)的直接支持,需要我們手動搭建一個OpenCV的環(huán)境(主要是仿真環(huán)境),這一步雖然對綜合不影響,但是對于算法的功能驗證還是不方便,所以這一步對于使用OpenCV進行圖像處理還是很重要的一步。

今天這一步主要分成幾部:

第一步,安裝所需要的文件(開源)

第二步,設(shè)置好環(huán)境變量

第三步,本地編譯 OpenCV 庫

安裝所需要的文件

今天的第一步就是安裝文件,這里的文件都是開源軟件,所以大家放心安裝。

這里特別注意一點,希望大家按照提供的軟件版本安裝,否則最后編譯OpenCV庫時候可能出現(xiàn)未知的問題(有能力者請忽略?。?。

這里特別注意二點,安裝路徑一定不要有中文路徑或者空格。

cmake

8fc2a990-6934-11ed-8abf-dac502259ad0.png

正常安裝即可,盡量不要更改安裝路徑。

opencv 3.4.12

8fe28c24-6934-11ed-8abf-dac502259ad0.png

正常安裝,解壓路徑放到非中文路徑

8ffabd6c-6934-11ed-8abf-dac502259ad0.png

上面的路徑一定要放在一個常用而且不移動的位置,后續(xù)仿真時候會經(jīng)常使用這個位置。

mingw-w64

同樣放到一個不移動的位置。

添加環(huán)境變量

在用戶變量 Path中添加下面的位置,位置是上面mingw-w64的解壓位置。

示例:

E:vitis_hls_imagemingwMinGWin

9056e86c-6934-11ed-8abf-dac502259ad0.png

在 CMD 中輸入:

setPATH=C

然后關(guān)閉CMD。

再在CMD輸入

echo%PATH%

檢查是否設(shè)置成功

9074424a-6934-11ed-8abf-dac502259ad0.png

再次輸入

gcc-v

90905bec-6934-11ed-8abf-dac502259ad0.png

本地編譯 OpenCV 庫

最重要的一步來了,也是最容易出問題的步驟,我會在這詳細寫清楚步驟,同時我會錄個簡單的視頻,相關(guān)的軟件會放到視頻評論區(qū)(鏈接失效可以隨時補充)。

Cmake 編譯 OpenCV

打開 Cmake。

點擊 Browse Source, 將之前安裝OpenCV程序解壓出來的文件夾下的 source 文件夾目錄添加進來。

90eb18a2-6934-11ed-8abf-dac502259ad0.png

之前安裝OpenCV程序解壓出來的文件夾下新建一個build_2文件夾:

9105143c-6934-11ed-8abf-dac502259ad0.png

點擊 Browse Build, 將建好的 build_2 文件夾添加進來:

911b0f76-6934-11ed-8abf-dac502259ad0.png

點擊 Configure , 此時會彈窗如下,(注:這個彈窗有時會在第二次 Configure 時彈出,不過配置都一樣)。按照下圖進行配置:

91335536-6934-11ed-8abf-dac502259ad0.png

然后點擊 NEXT, 分別選擇 C 和 C++的編譯器路徑,在安裝目錄/MinGW/bin/gcc.exe 與安裝目錄/MinGW/bin/g++.exe,選擇完成后點擊 Finish。

915a5352-6934-11ed-8abf-dac502259ad0.png

等待 Configure 完成后, 進行選項的調(diào)整, 注意以下幾個:

勾選 WITH_OPENGL

勾選 ENABLE_CXX11

不勾選 WITH_IPP

不勾選 ENABLE_PRECOMPILED_HEADERS

不勾選 OPENCV_ENABLE_ALLOCATOR_STATS

再次點擊 Configure,如果會彈窗配置選擇 MinGW 的窗口請按照第三步進行配置(一般不會有)。

等待 Configure 完成。。。

916ad07e-6934-11ed-8abf-dac502259ad0.png

Configure 完成后, 點擊 Generate, 進行庫的生成??吹?Configuring done、 Generating done 則表示成功。

9186e1f6-6934-11ed-8abf-dac502259ad0.png

編輯生成工程

打開電腦的CMD,進入剛剛配置好的build_2文件夾,進入后輸入一下命令:

mingw32-make–j16

這個過程編譯時間有點久,機器不同時間也不一樣。這里-j 8 意思是開啟 8 核運行,這個值取決你電腦的 CPU 物理核心數(shù), 可以不加該選項的(如果中間出現(xiàn)停頓,可以點擊 Enter 鍵, 繼續(xù)編譯)

919f55b0-6934-11ed-8abf-dac502259ad0.png

編譯完成后輸入以下命令進行安裝:

mingw32-makeinstall

91b4f672-6934-11ed-8abf-dac502259ad0.png

如果看到下圖,那么恭喜你,今天的主要工作就完成了。

91f6a9b4-6934-11ed-8abf-dac502259ad0.png

設(shè)置環(huán)境變量

新建三個用戶變量

LD_LIBRARY_PATH 變量值:E:vitis_hls_imageopencv_libopencvuild_2installx64mingwlib

OPENCV_INCLUDE 變量值:E:vitis_hls_imageopencv_libopencvuild_2installinclude

OPENCV_LIB 變量值:E:vitis_hls_imageopencv_libopencvuild_2installx64mingwlib

注意:用戶環(huán)境的正確動態(tài)庫的路徑需要根據(jù)自己的實際情況進行更改路徑,上面的路徑是不適用于每一個人的。

path 下新增兩條路徑

E:vitis_hls_imageopencv_libopencvuild_2installx64mingwin

E:vitis_hls_imageopencv_libopencvuild_2installx64mingwlib

至此,用戶環(huán)境變量設(shè)置完成。

至此今天所有的工作都完成了,接下來就是我們愉快地玩耍了~

軟件及編譯好的文件見下面視頻置頂評論:

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4003

    瀏覽量

    133251
  • OpenCV
    +關(guān)注

    關(guān)注

    29

    文章

    623

    瀏覽量

    41187

原文標題:本地編譯 OpenCV 庫

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于FPGA的實時邊緣檢測系統(tǒng)設(shè)計,Sobel圖像邊緣檢測,F(xiàn)PGA圖像處理

    搭建圖像處理硬件平臺成為圖像處理的發(fā)展趨勢。FPGA在運算性能方面的具有較大優(yōu)勢,使用FPGA并
    發(fā)表于 05-24 07:45

    在Windows 10上創(chuàng)建并運行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD
    的頭像 發(fā)表于 05-08 14:02 ?580次閱讀
    在Windows 10上創(chuàng)建并運行AMD <b class='flag-5'>Vitis</b>?視覺庫示例

    FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案

    ThunderGP是基于HLS的開源通用圖形處理框架,支持Vitis和SDAccel開發(fā)環(huán)境,適用于U50、U200、U250和VCU1525等Xilinx Alveo平臺(官方開發(fā)板
    發(fā)表于 03-26 12:16 ?399次閱讀
    FPGA版通用圖形<b class='flag-5'>處理</b>架構(gòu)創(chuàng)新解決方案

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    2023.2的classic Vitis IDE工程的方法是編譯好vivado工程后重新導出硬件.xsa 基于導出的硬件重新生成平臺工程和應(yīng)用工程。 工程編譯好后單擊Vitis菜單下的Export
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺,新版平臺增加了Versal? AI 引擎 DSP 設(shè)計的增強功能,全新的獨立 Vitis 嵌入式軟件,最新
    發(fā)表于 03-24 16:15

    Workshop!圖像處理和識別入門培訓

    技術(shù)進行結(jié)合,做擴展應(yīng)用。實踐平臺:本次動手實踐主題我們將圍繞“人工智能-圖像處理和識別入門”來展開!并使用RT-Thread社區(qū)團隊聯(lián)合英飛凌打造的PSoC62
    的頭像 發(fā)表于 03-20 08:34 ?246次閱讀
    Workshop!<b class='flag-5'>圖像</b><b class='flag-5'>處理</b>和識別入門培訓

    Vitis2023.2全新GUI的功能特性介紹

    Vitis2023.2之前就安裝過了,vivado 2023.2相比于2023.1區(qū)別不明顯,但嵌入式平臺vitis2023.2的變化很大,有種vscode的既視感,更符合軟件開發(fā)人員的習慣。
    的頭像 發(fā)表于 01-05 09:42 ?1147次閱讀
    <b class='flag-5'>Vitis</b>2023.2全新GUI的功能特性介紹

    Vitis AI用戶指南

    電子發(fā)燒友網(wǎng)站提供《Vitis AI用戶指南.pdf》資料免費下載
    發(fā)表于 01-03 10:51 ?1次下載
    <b class='flag-5'>Vitis</b> AI用戶指南

    Vivado HLS圖像傳感器FPN噪聲去除算法設(shè)計

    ,表現(xiàn)為明暗不均勻的條帶噪聲。同時,為了滿足圖像傳感器的實時攝像要求,算法的處理延時要低[3]?;谝陨显?,本設(shè)計提出一種適用于圖像傳感器的 FPN 噪聲去除算法,并在XilinxZynq
    的頭像 發(fā)表于 01-02 11:10 ?1387次閱讀
    Vivado <b class='flag-5'>HLS</b>的<b class='flag-5'>圖像</b>傳感器FPN噪聲去除算法設(shè)計

    AMD-Xilinx的Vitis-HLS編譯指示小結(jié)

    內(nèi)的走線就會過長,這會導致時序違規(guī)。 以下行為可能阻止或限制 Vitis HLS 可在數(shù)據(jù)流模型內(nèi)執(zhí)行的重疊: 在數(shù)據(jù)流區(qū)域中間讀取函數(shù)輸入或?qū)懭牒瘮?shù)輸出。 單一生產(chǎn)者使用者違例。 任務(wù)的有條件執(zhí)行
    發(fā)表于 12-31 21:20

    Vitis 統(tǒng)一軟件平臺文檔

    AMD Vitis 軟件平臺是一款開發(fā)環(huán)境,主要用于開發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計。Vitis 工具與 AMD Vivado ML 設(shè)計套件相結(jié)
    的頭像 發(fā)表于 12-20 10:00 ?459次閱讀
    <b class='flag-5'>Vitis</b> 統(tǒng)一軟件<b class='flag-5'>平臺</b>文檔

    研討會:利用編譯器指令提升AMD Vitis? HLS 設(shè)計性能

    AMD Vitis 高層次綜合 ( HLS ) 已成為自適應(yīng) SoC 及 FPGA 產(chǎn)品設(shè)計領(lǐng)域的一項顛覆性技術(shù),可在創(chuàng)建定制硬件設(shè)計時實現(xiàn)更高層次的抽象并提高生產(chǎn)力。Vitis HLS
    的頭像 發(fā)表于 12-05 09:10 ?473次閱讀
    研討會:利用編譯器指令提升AMD <b class='flag-5'>Vitis</b>? <b class='flag-5'>HLS</b> 設(shè)計性能

    FPGA圖像處理方法

    圖像在采集和傳輸?shù)倪^程中,通常會產(chǎn)生噪聲,使圖像質(zhì)量降低,影響后續(xù)處理。因此須對圖像進行一些圖像濾波、
    的頭像 發(fā)表于 12-02 13:15 ?964次閱讀

    HLS中組合電路對設(shè)計的影響

    該項目通過一個示例演示了 HLS 中組合電路對設(shè)計的影響。
    的頭像 發(fā)表于 11-03 09:04 ?686次閱讀
    <b class='flag-5'>HLS</b>中組合電路對設(shè)計的影響

    Vitis加速庫:廣泛且性能優(yōu)化的開源庫

    Vitis 統(tǒng)一軟件平臺包括一組廣泛的、性能優(yōu)化的開源庫,這些庫提供了即開即用的加速功能,并且對現(xiàn)有應(yīng)用實現(xiàn)最小化代碼更改或零更改。
    的頭像 發(fā)表于 10-30 17:23 ?668次閱讀
    <b class='flag-5'>Vitis</b>加速庫:廣泛且性能優(yōu)化的開源庫