PCB布線規(guī)則和技巧圖解（下）

書接上文：

五、拐角設(shè)計(jì)

在PCB布線時,走線拐彎是不可避免的,當(dāng)走線出現(xiàn)直角拐角時,在拐角處會產(chǎn)生額外的寄生電容和寄生電感。走線拐彎的拐角應(yīng)避免設(shè)計(jì)成銳角和直角形式,以免產(chǎn)生不必要的輻射,同時銳角和直角形式的工藝性能也不好。要求所有線與線的夾角應(yīng)大于等于135°。在走線確實(shí)需要直角拐角的情況下,可以采取兩種改進(jìn)方法:一種是將90”拐角變成兩個45拐角:另一種是采用圓角。圓角方式是最好的,45拐角可以用到10GHz頻率上對于45°拐角走線拐角長度最好滿足L>3W。

六．差分對走線

為了避免不理想返回路徑的影響，可以采用差分對走線。為了獲得較好的信號完整性，可以選用差分對走線來實(shí)現(xiàn)高速信號傳輸。前面介紹的LVDS電平的傳輸采用的就是差分傳輸線的方式

1.差分信號傳輸優(yōu)點(diǎn):

a.輸出驅(qū)動總的di/dt會大幅降低，從而減小了軌道塌陷和潛在的電磁干擾

b.與單端放大器相比，接收器中的差分放大器有更高的增益。

c.差分信號在一對緊耦合差分對中傳輸時，在返回路徑中對付串?dāng)_和突變的魯棒性更好.

d.因?yàn)槊總€信號都有自己的返回路徑，所以差分信號通過接插件或封裝時，不易受到開關(guān)噪聲的干擾。

2.差分信號的缺點(diǎn)

a.如果不對差分信號進(jìn)行恰當(dāng)?shù)钠胶饣驗(yàn)V波，或者存在任何共模信號，就可能會產(chǎn)生EMI問題。

b.與單端信號相比，傳輸差分信號需要雙倍的信號線。

3.設(shè)計(jì)差分對走線時，要遵循以下原則。

a.保持差分對的兩信號走線之間的距離S在整個走線上為常數(shù)

b.確保D > 2S，以最小化兩個差分對信號之間的串?dāng)_。

c.使差分對的兩信號走線之間的距離S滿足S=3H，以便使元件的反射阻抗最小化。

d.將兩差分信號線的長度保持相等，以消除信號的相位差。

e.避免在差分對上使用多個過孔，因?yàn)檫^孔會產(chǎn)生阻抗不匹配和電感。

七．控制PCB導(dǎo)線的阻抗和走線終端匹配

在高速數(shù)字電路PCB和射頻電路PCB中，對PCB導(dǎo)線的阻抗是有要求的，需要控制PCB導(dǎo)線的阻抗。在PCB布線時，同一網(wǎng)絡(luò)的線寬應(yīng)保持一致。由于線寬的變化會造成線路特性阻抗的不均勻，對高速數(shù)字電路傳輸?shù)男盘枙a(chǎn)生反射，故在設(shè)計(jì)中應(yīng)該盡量避免出現(xiàn)這種情況。在某些條件下，如接插件引出線、BGA封裝的引出線等類的結(jié)構(gòu)時，如果無法避免線寬的變化，應(yīng)該盡量控制和減少中間不一致高:分的有效長度。

在高速數(shù)字電路中，當(dāng)PCB布線的延遲時間大于信號上升時間(或下降時間)的1/4時，該布線即可以看成傳輸線。為了保證信號的輸入和輸出抗與傳輸線的阻抗正確匹配，可以采用多種形式的終端匹配方法，所選擇的匹配方法與網(wǎng)絡(luò)的連接方式和布線的拓?fù)浣Y(jié)構(gòu)有關(guān)

八．設(shè)計(jì)接地保護(hù)走線

在模擬電路的PCB設(shè)計(jì)中，保護(hù)走線被廣泛地使用，例如，在一個沒有完整的地平面的兩層板中，如果在一個敏感的音頻輸入電路的

在數(shù)字電路中，可以采用一個完整的接地平面取代接地保護(hù)走線，接地保護(hù)走線在很多地方比完整的接地平面更有優(yōu)勢

根據(jù)經(jīng)驗(yàn)，在兩條微帶線之間插入兩端接地的第三條線，兩條微帶之間的耦合則會減半。如果第三條線通過很多通孔連接到接地平面。則它們的合將進(jìn)一步減小。如果有不止一個地平面層，則要在每條保護(hù)走線的兩端接地，而不要在中間接地。

注意:在數(shù)字電路中，如果兩條走線之間的距離(間距)足夠并允許引入一條保護(hù)走線，那么兩條走線相互之間的合通常已經(jīng)很低也就沒有必要設(shè)置一條接地保護(hù)走線了。

審核編輯：湯梓紅