3G Femto基站的模擬前端將無(wú)線(xiàn)連接帶回家

該發(fā)射器采用創(chuàng)新的直接變頻調(diào)制器，可實(shí)現(xiàn)高線(xiàn)性度和低噪聲，同時(shí)無(wú)需外部發(fā)射SAW濾波器。用于I和Q通道的差分直流耦合基帶接口支持1.05 V至1.4 V的寬輸入共模電壓（VCM）。允許的最大信號(hào)擺幅為550 mV峰值，對(duì)應(yīng)于I或Q通道上1.1 V p-p的差分范圍。在正交調(diào)制器之前，基帶輸入的信號(hào)通過(guò) 2德·-訂購(gòu)截止頻率為 4 MHz 的巴特沃茲濾波器，以抑制帶外雜散。校準(zhǔn)技術(shù)可在頻率和環(huán)境條件下保持準(zhǔn)確的 I/Q 平衡和相位，確保在所有條件下都能以良好的裕量滿(mǎn)足 3GPP 載波泄漏、EVM 和 ACLR 要求。ADF4602在163 MHz失調(diào)和–190 dBm輸出功率下可實(shí)現(xiàn)–8 dBm/Hz寬帶本底噪聲，同時(shí)滿(mǎn)足TS25.104對(duì)EVM和ACLR的要求。輸出匹配至50 Ω，以便與功率放大器進(jìn)行簡(jiǎn)單連接。

AD9863 混合信號(hào)前端基帶收發(fā)器

AD9863是面向通信市場(chǎng)的MxFE集成轉(zhuǎn)換器系列成員，非常適合低成本、高性能家庭基站應(yīng)用。它集成了雙通道 12 位模數(shù)轉(zhuǎn)換器和雙通道 12 位 TxDAC 數(shù)模轉(zhuǎn)換器。ADC針對(duì)50 MSPS或更低的采樣進(jìn)行了優(yōu)化。DAC的工作速度高達(dá)200 MHz，包括一個(gè)可旁路的2×或4×插值濾波器。AD64采用9863引腳LFCSP封裝，尺寸僅為9 mm×9 mm ×0.9 mm。此處重點(diǎn)介紹AD9863，但MxFE系列的其他成員（AD9860、AD9861和AD9862）為設(shè)計(jì)人員提供了選擇控制電路性能和輔助轉(zhuǎn)換器的靈活性。 ?

圖4.AD9863 MxFE框圖

靈活的雙向 24 位 I/O 總線(xiàn)可容納各種商用基帶 ASIC 或 DSP。在半雙工系統(tǒng)中，接口支持 24 位并行傳輸或 12 位交錯(cuò)傳輸。在全雙工系統(tǒng)中，該接口支持12位交錯(cuò)ADC總線(xiàn)和12位交錯(cuò)DAC總線(xiàn)。靈活的 I/O 總線(xiàn)減少了引腳數(shù)量和封裝尺寸。對(duì)于頻分雙工（FDD）W-CDMA，AD9863可同時(shí)工作發(fā)射和接收通道。這需要使用全雙工模式 — 一條 12 位交錯(cuò) Rx 數(shù)據(jù)總線(xiàn)和一條 12 位交錯(cuò)發(fā)射數(shù)據(jù)總線(xiàn)。

DAC內(nèi)核將12位數(shù)據(jù)轉(zhuǎn)換為兩個(gè)互補(bǔ)差分電流輸出，使用電阻網(wǎng)絡(luò)將其提供給ADF4602，如圖5所示。對(duì)于 120.1V 共模電壓，RDC 設(shè)置為 2 Ω，RL設(shè)置為 63 Ω，以實(shí)現(xiàn) 1V p-p 差分輸入擺幅。

圖5.AD9863和ADF4602之間的簡(jiǎn)單接口。

DAC包含可編程的精細(xì)增益和直流失調(diào)控制，可用于補(bǔ)償I和Q通道之間的失配，以抑制LO饋通并提高EVM性能。10位直流失調(diào)控制可獨(dú)立使用，為任一差分引腳提供高達(dá)±12%的失調(diào)，從而允許校準(zhǔn)任何系統(tǒng)失調(diào)。

ADC輸入由一個(gè)2 kΩ差分輸入電阻和一個(gè)開(kāi)關(guān)電容電路組成。輸入可以自偏置至中間電源，也可以編程為接受外部直流偏置。因此，建議將ADF4602接收基帶輸出直接連接到AD9863 ADC輸入。ADC輸入滿(mǎn)量程電平為2 V p-p差分。

家庭基站時(shí)鐘解決方案

家庭基站需要一個(gè)非常精確的參考時(shí)鐘（±0.1 ppm），以滿(mǎn)足3GPP規(guī)范。實(shí)現(xiàn)這種非常精細(xì)的時(shí)鐘控制的方法不在本文的討論范圍之內(nèi)，但存在許多可能性，包括通過(guò)監(jiān)控接收器的GSM宏蜂窩同步、GPS同步和IEEE 1588精密定時(shí)協(xié)議。在某些情況下，家庭基站供應(yīng)商可以實(shí)現(xiàn)上述方法的組合。最終，參考時(shí)序控制電路將調(diào)節(jié)參考頻率源。在ADI評(píng)估板上，這款26 MHz VCTCXO用作ADF4602的基準(zhǔn)電壓源。延遲鎖相環(huán) （DLL） 產(chǎn)生 19.2 MHz，是 3.84 MHz W-CDMA 芯片時(shí)鐘的倍數(shù)。該19.2 MHz時(shí)鐘用作AD9863的時(shí)鐘輸入。

AD9863具有多種變量的通用時(shí)鐘配置。ADC時(shí)鐘速率、DAC時(shí)鐘速率、PLL和插值器設(shè)置可通過(guò)軟件控制，從而優(yōu)化功耗與性能以滿(mǎn)足要求。在推薦配置中，PLL乘法器設(shè)置為2×，PLL輸出頻率為38.4 MHz。ADC的時(shí)鐘頻率為該頻率的一半。在發(fā)射端，38.4MHz PLL輸出用于為DAC提供時(shí)鐘。發(fā)射插值設(shè)置為2×以抑制DAC鏡像。時(shí)鐘頻率的其他組合也是可能的。AD9863數(shù)據(jù)手冊(cè)提供了工作模式的完整說(shuō)明。使用上述時(shí)鐘方案，家庭基站不需要任何離散頻率轉(zhuǎn)換PLL，這在宏蜂窩基站中很常見(jiàn)。集成了所有頻率轉(zhuǎn)換，幫助家庭基站滿(mǎn)足市場(chǎng)需求的價(jià)格點(diǎn)。

射頻放大器

為RF功率級(jí)選擇的放大器是采用InGaP工藝制造的低成本、高性能寬帶線(xiàn)性放大器。它們線(xiàn)性放大ADF4602的輸出，并補(bǔ)償RF雙工器和開(kāi)關(guān)網(wǎng)絡(luò)中的損耗。ADL5542內(nèi)置偏置和匹配功能;ADL5320需要外部匹配，采用行業(yè)標(biāo)準(zhǔn)塑料SOT-23封裝。兩個(gè)放大器均直接采用5 V電源軌供電，因此無(wú)需外部偏置電路。放大器的主要規(guī)格如表1所示。ADI RF放大器設(shè)計(jì)采用專(zhuān)有技術(shù)，具有出色的線(xiàn)性度與電源電流的關(guān)系。

表 1.ADF5542和ADL5320的主要指標(biāo) （@ 2 GHz）

發(fā)射輸出功率和干擾抑制

為了減輕干擾，家庭基站必須靈活、智能地設(shè)置其輸出功率，以應(yīng)對(duì)多個(gè)以相同頻率工作的家庭基站彼此靠近的部署（例如，在公寓大樓中）。在這里，每個(gè)家庭基站都需要以較低的輸出功率進(jìn)行傳輸，以避免同頻干擾。此外，家庭基站不會(huì)對(duì)在相鄰信道上運(yùn)行的地理上相鄰的宏蜂窩基站造成干擾，因?yàn)檫@會(huì)給連接到宏蜂窩網(wǎng)絡(luò)的附近移動(dòng)電話(huà)產(chǎn)生死點(diǎn)。因此，家庭基站將具有相鄰信道保護(hù)要求，迫使其測(cè)量相鄰下行信道中的功率，并根據(jù)預(yù)定公式設(shè)置自己的功率，以免阻礙宏基站信號(hào)。我

為了使家庭基站滿(mǎn)足所需的價(jià)位并便于客戶(hù)安裝，這些干擾緩解技術(shù)必須是自動(dòng)化的，并且不得要求訓(xùn)練有素的現(xiàn)場(chǎng)技術(shù)人員或家庭用戶(hù)輸入。此過(guò)程應(yīng)在用戶(hù)首次打開(kāi)框時(shí)自動(dòng)啟動(dòng)，此后定期更新。ADI設(shè)計(jì)中的頻段1監(jiān)控接收器和ADF4602上的大發(fā)射動(dòng)態(tài)范圍相結(jié)合，使家庭基站供應(yīng)商無(wú)需外部輸入即可自動(dòng)實(shí)現(xiàn)這些干擾抑制技術(shù)。監(jiān)控接收器允許精確測(cè)量相鄰?fù)ǖ乐械墓β什⑾鄳?yīng)地調(diào)整輸出功率。需要大約30 dB的總發(fā)射功率動(dòng)態(tài)范圍。

無(wú)線(xiàn)電性能測(cè)量

為了根據(jù) TS25.104 無(wú)線(xiàn)電系統(tǒng)規(guī)范評(píng)估收發(fā)器芯片組，上述收發(fā)器產(chǎn)品線(xiàn)已納入評(píng)估板設(shè)計(jì)。如圖6所示的評(píng)估平臺(tái)可以對(duì)發(fā)送和接收鏈進(jìn)行獨(dú)立測(cè)試，以及單個(gè)組件測(cè)試。該評(píng)估板包括圖1中框圖的功能以及電源調(diào)理功能。無(wú)線(xiàn)電部分包括ADF4602、AD9863、ADL5542、ADL5320、VCTCXO以及所有相關(guān)的前端開(kāi)關(guān)和濾波器，在電路板上占用1英寸×2英寸的空間。請(qǐng)注意，該板尚未針對(duì)節(jié)省空間進(jìn)行優(yōu)化，因?yàn)樗菫闇y(cè)試目的而配置的，但可以實(shí)現(xiàn)更緊湊的生產(chǎn)設(shè)計(jì)。下面列出了一些針對(duì)TS25.104規(guī)范的關(guān)鍵測(cè)試結(jié)果，以說(shuō)明評(píng)估板上ADI芯片組的性能。

圖6.ADF4602/AD9863評(píng)估板

圖7顯示了頻段1接收器靈敏度測(cè)量結(jié)果。接收器靈敏度是衡量接收器檢測(cè)低電平信號(hào)的能力的指標(biāo)，也是接收器噪聲系數(shù)的指標(biāo)。在此測(cè)量中，使用12.2 kHz基準(zhǔn)電壓源。ADF4602增益設(shè)置為80 dB。接收器靈敏度在整個(gè)頻段內(nèi)比 TS25.104 規(guī)范高出 6 dB 或更多。

圖7.頻段 1 接收器靈敏度。

接收器的另一個(gè)關(guān)鍵規(guī)格是阻塞條件下的性能。阻塞測(cè)試模擬在相鄰?fù)ǖ乐写嬖诖罅坎恍枰男盘?hào)的情況下接收所需信號(hào)的能力。UL 12.2-kHz 參考信號(hào)設(shè)置為 –101 dBm，阻塞信號(hào)注入，直到 BER 為 10–3被測(cè)量。如表2所示，ADF4602在所有三種情況下都超過(guò)了TS25.104，并有一定的裕量。

表 2.接收器阻塞測(cè)試與 TS25.104 規(guī)范的比較摘要

傳輸鏈質(zhì)量的關(guān)鍵指標(biāo)是相鄰信道泄漏比（ACLR）和誤差矢量幅度（EVM）。在這兩種情況下，這些測(cè)試都是組合發(fā)射鏈線(xiàn)性度的關(guān)鍵指標(biāo)。表3匯總了ADI評(píng)估板上與TS25.104規(guī)格相比的測(cè)量結(jié)果。它還包括峰值代碼域誤差，這是一種 EVM 測(cè)量，可確保誤差在代碼域上均勻分布。第二在所有情況下，ADF4602評(píng)估板的裕量都超過(guò)了TS25.104規(guī)格。ACLR測(cè)量中使用的輸出頻譜圖如圖8所示。

表 3.變送器測(cè)試與 TS25.104 規(guī)范的對(duì)比摘要

圖8.W-CDMA 頻段 1 信號(hào)的 ACLR 測(cè)量，輸出功率為 13 dBm。

圖9顯示了典型家庭基站配置的發(fā)射EVM圖，涉及兩個(gè)HSDPA通道和多個(gè)語(yǔ)音/數(shù)據(jù)通道。復(fù)合 EVM 低于 4%。對(duì)該電路的評(píng)估表明，EVM主要由調(diào)制器輸入端的I/Q失調(diào)電壓引入的LO泄漏影響，這是直接變頻發(fā)送器的一個(gè)特性。如上所述，可以使用AD9863直流失調(diào)控制來(lái)校準(zhǔn)這些失調(diào)。

圖9.典型家庭基站配置的 EVM 測(cè)量。

結(jié)論

新興的家庭基站應(yīng)用對(duì)無(wú)線(xiàn)電設(shè)計(jì)人員提出了獨(dú)特的挑戰(zhàn)，即在保持基站性能的同時(shí)最大限度地降低成本。ADI 3G家庭基站芯片組由集成無(wú)線(xiàn)電收發(fā)器ADF4602、MxFE基帶收發(fā)器AD9863以及ADL5542和ADL5320射頻放大器組成，使家庭基站設(shè)計(jì)人員能夠以緊湊的外形滿(mǎn)足TS25.104規(guī)范。

審核編輯：郭婷