比較器/DAC組合解決數(shù)據(jù)采集問題

以下討論探討了許多現(xiàn)有A/D轉(zhuǎn)換器應用中一個被忽視的選項：A/D轉(zhuǎn)換有時最好使用分立比較器和D/A轉(zhuǎn)換器來實現(xiàn)。這種替代通常需要不同的測量方法，但優(yōu)點包括更低的成本、更高的速度、更大的靈活性和更低的功耗。

然而，目前的趨勢是相反的——必須實現(xiàn)A/D轉(zhuǎn)換的設計人員通常會為這項工作指定封裝的A/D轉(zhuǎn)換器（ADC）。大多數(shù)工程師不知道有替代方案，ADC的性價比一直在下降。然而，模擬比較器和數(shù)模轉(zhuǎn)換器（DAC）以及數(shù)字處理功能構(gòu)成了逐次逼近型ADC的核心。

分立比較器/DAC方法在某些領(lǐng)域已經(jīng)很常見。自動測試設備、核脈沖高度鑒別器和自動時域反射儀通常使用一種技術(shù)，即一個比較器輸入由DAC驅(qū)動，另一個由待監(jiān)測信號驅(qū)動。以下是一些一般測量問題和特定應用，其中比較器/DAC組合實際上比現(xiàn)成的ADC更合適。

瞬態(tài)電壓分析

捕獲快速變化幅度事件（瞬態(tài)）的暴力技術(shù)只需使用處理器和快速 RAM 支持的高速 ADC 對其進行數(shù)字化處理（圖 1）。單次事件可能迫使使用這種方法，因為可能需要辨別瞬態(tài)中的精細細節(jié)。否則，如果瞬變重復，則可以使用DAC/比較器方法測量其峰值幅度和其他特征（圖2）。

圖1.作為瞬態(tài)分析的蠻力方法，ADC電路耗電且昂貴。

圖2.如果圖1應用可以接受迭代式幅度測量方法，則用DAC/比較器組合代替ADC可以節(jié)省功耗和成本。

DAC在比較器的一個輸入端設置一個試驗電平，而瞬態(tài)信號施加到另一個輸入端。然后，通過調(diào)整DAC輸出來確定峰值瞬態(tài)幅度，使用數(shù)字鎖存器在超過比較器閾值時捕獲其輸出響應。只有比較器輸入需要維持瞬態(tài)的全帶寬，DAC輸出可以表現(xiàn)出任意長的建立時間，而不會影響測量精度。因此，通過模擬域中的檢測，您可以用低成本DAC和比較器代替昂貴的ADC。

一個相關(guān)的問題是相對于容差限值監(jiān)控模擬電壓。許多自診斷儀器根據(jù)軟件中設置的極限值監(jiān)測系統(tǒng)電壓、溫度和其他模擬量。但是，如果比較器由DAC提供設定值，則可以減少處理器的開銷，因為它只需要讀取表示超出限值條件的單個位。

這種技術(shù)（模擬域比較）與ADC技術(shù)（數(shù)字域比較）一樣準確，那么當您可以簡單地將其與設定值進行比較時，為什么要將整個值數(shù)字化呢？應該提及一種情況：如果必須將該值與多個設定點進行比較，例如低和高警告電平以及低和高關(guān)斷電平，則ADC可能優(yōu)于所需的四個DAC和四個比較器。

從現(xiàn)有DAC派生一個簡單的ADC

在受成本和尺寸限制的便攜式儀器中，有時也可以說服現(xiàn)有的DAC執(zhí)行A/D轉(zhuǎn)換。例如，手機和醫(yī)療電子產(chǎn)品通常包括一個DAC，用于調(diào)節(jié)LCD中的對比度電壓（圖3）。在某些情況下，您還可以通過添加比較器和開關(guān)來監(jiān)控溫度或電池電壓（如上所述）。然后，現(xiàn)有DAC執(zhí)行雙重任務，當DAC參與模數(shù)轉(zhuǎn)換時，顯示器空白。作為消隱的替代方法，由模擬開關(guān)和電容組成的簡單采樣/保持（圖4）可以在A/D轉(zhuǎn)換期間保持LCD對比度電壓。

圖3.這種電路常見于便攜式儀器中。

圖4.在圖3電路中增加兩個比較器可使DAC兼作ADC，從而節(jié)省成本。

另一種選擇是用低成本雙通道DAC代替現(xiàn)有的單DAC。雙通道DAC的一半產(chǎn)生全時LCD對比度電壓，而另一半則有助于形成全時ADC。無論是單通道還是雙通道，DAC和比較器都需要快速、簡單的軟件程序的支持，該程序驅(qū)動DAC并對比較器進行采樣以實現(xiàn)逐次逼近（參見側(cè)欄，逐次逼近）。

設計注意事項

將DAC和比較器組合非常簡單。信號施加到比較器的同相輸入端，DAC在反相輸入端提供數(shù)字可編程門限。然后，每當信號大于其門限時，比較器就會產(chǎn)生邏輯高電平輸出。但是，您必須在幾個方面進行護理。

為確保準確的閾值電平，DAC的直流輸出電阻相對于比較器的輸入偏置電流和縮放網(wǎng)絡而言應較低。這種擔憂主要出現(xiàn)在超低功耗電路中，DAC的輸出電阻可能高達10kΩ。

DAC的另一個要求是低交流輸出阻抗。否則，比較器輸出的快速數(shù)字壓擺率會通過寄生布局電容耦合，產(chǎn)生輸入瞬變，導致振蕩從而降低精度。如果可以犧牲一些建立時間，則可以通過在比較器輸入端增加一個旁路電容來降低DAC的交流輸出阻抗。DAC輸出放大器上的容性負載過大可能導致不穩(wěn)定和振蕩，但通過增加一個與DAC輸出串聯(lián)的電阻，這個問題很容易解決。

比較器的主要問題是遲滯。大多數(shù)比較器電路都包含遲滯以防止噪聲和振蕩，但應謹慎使用遲滯——它還會導致閾值隨輸出狀態(tài)而變化。如果系統(tǒng)可以補償與狀態(tài)相關(guān)的滯后，則該行為是可以接受的;否則應避免滯后。

如果要使用的比較器具有無法禁用的內(nèi)部遲滯，則可以通過確保DAC輸出始終從同一方向接近比較器閾值來消除任何負面影響。通過在每次位測試后將DAC設置為零，可以輕松建立該動作;即，通過在本文末尾的偽代碼列表中添加一行（請參閱側(cè)欄，逐次近似）。

作為另一種選擇，通?？梢酝ㄟ^添加少量容性反饋來消除遲滯的需要，從而在比較器的線性過渡區(qū)域提供加速?；蛘?，您可以添加輸出觸發(fā)器或鎖存器，以捕獲比較器在給定時刻的輸出狀態(tài)。

現(xiàn)代比較器能夠更好地處理壓擺率有限的輸入信號。例如，Maxim的MAX913和MAX912在這方面特別有效，因為它們的線性區(qū)域?qū)嶋H上是穩(wěn)定的。圖5給出了MAX913在高速、12位應用中的性能。另一個DAC/比較器示例是，圖6電路（超低功耗8位轉(zhuǎn)換器）在不使用時通過關(guān)閉自身來節(jié)省功耗。

圖5.由于比較器在其線性區(qū)域是穩(wěn)定的，因此這款高速12位幅度數(shù)字化儀可以處理緩慢移動的輸入電壓而不會發(fā)生振蕩。

圖6.與ADC替代方案相比，這款低壓8位數(shù)字化儀具有以下優(yōu)勢：低成本、低功耗和采樣間關(guān)斷能力。

DAC/比較器組合 IC

Maxim提供三種單芯片器件，通過組合比較器和DAC的功能，大大簡化了設計。每種設備都適用于本文中的應用以及許多其他應用。

例如，MAX516是一款亞微秒級四通道器件，適用于許多中速、多通道應用（圖S1a）。

圖 S1.Maxim的8位DAC/比較器IC包括四通道MAX516 （a）、高速TTL兼容MAX910 （b）和ECL兼容MAX911（未顯示）。

MAX910為單路、高速、TTL輸出DAC/比較器，具有8ns傳播延遲（圖S1b）。類似的器件（MAX911）甚至更快——它具有互補ECL輸出和4ns的傳播延遲。

逐次逼近

連續(xù)近似很容易通過使用天平和一組二元試驗權(quán)重（一系列相對值為 1、2、4、8、16 等的權(quán)重）來確定物體重量的過程來說明。要通過最快的方法（逐次逼近）確定未知權(quán)重，請首先平衡未知權(quán)重與最大試驗權(quán)重。根據(jù)天平指示，要么移除該砝碼，要么添加下一個最大的砝碼，然后繼續(xù)該過程，直至最小的試驗砝碼。物體重量的最佳估計值是天平盤中剩余的試驗砝碼之和。

在逐次逼近型ADC中，內(nèi)部DAC的位類似于一組二進制權(quán)重，比較器輸出類似于平衡指示。用于驅(qū)動位試驗程序的邏輯可以駐留在封裝ADC的逐次逼近寄存器（SAR）中，也可以駐留在與控制DAC/比較器電路的處理器相關(guān)的軟件例程中。表 S1 中所示的“偽代碼”表示了這樣的例程。對于大多數(shù)處理器，此例程可以通過少于 20 行代碼來實現(xiàn)。

表 S1.逐次逼近的偽代碼

應用

本節(jié)介紹DAC/比較器方法優(yōu)于ADC方法的多種情況。所討論的應用電路既不尋常也不深奧，但解決了經(jīng)常出現(xiàn)的常見問題。

首先，考慮是否需要一種低成本方法來檢測和記錄電力線上發(fā)生的驟降、浪涌和瞬變。理想的設計是壁立方體設備，用于檢測電源線異常并將每次發(fā)生的時間記錄到 RAM 中。（下垂和浪涌可以持續(xù)幾毫秒到幾小時;瞬態(tài)短至10微秒。監(jiān)視器必須記錄線路電源完全故障的持續(xù)時間，因此監(jiān)視器電源應來自電池。

這個問題的傳統(tǒng)解決方案是控制器和ADC轉(zhuǎn)換器。當轉(zhuǎn)換器不斷對線路電壓進行采樣時，控制器將每個值與存儲在軟件中的用戶可設置限值進行比較，并將任何不合格情況記錄到 RAM。由于系統(tǒng)必須能夠跟蹤短至10μs的瞬變，因此ADC采樣間隔必須大大縮短，保守估計最大可能為2.5μs。因此，控制器必須在1/2.5μs = 400ksps下處理樣品。

如果軟件比較可以有效地編碼，并且ADC不需要處理器干預，則該系統(tǒng)每個樣本只需十條指令即可運行，要求處理器性能在4 MIPS范圍內(nèi)。這種性能是巨大的，并且不容易與電池操作兼容（圖1）。然后，您可以考慮一種模擬方法，該方法響應輸入瞬變的導數(shù)而不是跟蹤它，但這種方法似乎站不住腳。

在這種情況下，替代DAC/比較器方法具有幾個顯著優(yōu)勢。它需要516個DAC和2個比較器（或單個MAX<>），然后是一個四通道設置/復位觸發(fā)器。一個DAC/比較器/FF組合監(jiān)測高瞬變，一個監(jiān)測低瞬變，一個監(jiān)測驟降，一個監(jiān)測浪涌（圖<>）。瞬態(tài)電壓直接耦合到比較器，但首先對暫降和浪涌比較器的輸入進行整流和濾波，以獲得線路電壓的平均值?？梢栽谲浖羞M行適當?shù)木礁{(diào)整。

系統(tǒng)通過每 T 秒采樣和重置觸發(fā)器來運行，其中 T 是瞬態(tài)日志中所需的時間分辨率（可能是 60 秒）。高和低瞬態(tài)電平的DAC設置為所需的高閾值和低閾值。在每個T秒間隔后調(diào)整下垂和浪涌DAC，使用逐次逼近技術(shù)生成跟蹤當前平均值的高線和低線限值。

假設一個非常保守的 1000 條指令例程來執(zhí)行此逐次近似和其他內(nèi)務工作，則 T = 60s 的平均 CPU 性能為每秒 17 條指令。由此產(chǎn)生的執(zhí)行速率為0.00002 MIPS，非常適合低功耗系統(tǒng)，遠低于ADC方法所需的4 MIPS。為了進一步節(jié)省功耗，控制器大部分時間都可以“休眠”，喚醒時只是為了處理異常的線路狀況。因此，該電路通過將電壓比較從軟件轉(zhuǎn)移到模擬硬件來降低功耗、復雜性和成本。

低維護故障檢測 和診斷

打印頭控制、滑塊控制和許多其他機電應用監(jiān)控關(guān)鍵的內(nèi)部電壓和溫度，以確定何時修改其工作模式。在極端情況下，這種反饋使系統(tǒng)能夠通過完全關(guān)閉來避免自我毀滅。例如，步進電機控制器必須在必要時將柵極驅(qū)動調(diào)整到輸出MOSFET，以避免與線性操作相關(guān)的過度功耗。

同樣，這些監(jiān)控問題的傳統(tǒng)解決方案是ADC（圖7a）。處理器指示ADC進行與受控過程的時間常數(shù)一致的定期測量。然后，它會縮放生成的數(shù)字化值，并將其與軟件中的限制進行比較。如果它們超出界限，它可以觸發(fā)糾正措施或完全關(guān)閉系統(tǒng)。

另一種方法是使用DAC/比較器組合（圖7b）。靜態(tài)DAC輸出為比較器建立關(guān)斷限值或跳變值。當溫度變化導致比較器跳閘時，比較器會向處理器發(fā)送中斷，以啟動糾正措施。如有必要，處理器還可以通過啟動基于軟件的逐次逼近例程來確定絕對溫度值。

圖7.在這種情況下，用DAC和比較器（b）代替ADC （a）可降低系統(tǒng)成本、響應時間和軟件開銷。

另一方面，為了支持ADC，處理器必須輪詢ADC，輸入采樣值，并將其與設定值進行比較，然后再跳轉(zhuǎn)到關(guān)斷程序。因此，DAC/比較器不僅節(jié)省成本，而且提供比ADC更快的響應;它還減少了處理器開銷。

時域反射儀

最后，DAC/比較器組合（與ADC相比）的低成本和低功耗使便攜式時域反射儀（TDR）變得實用，TDR是一種檢測電纜不連續(xù)性并測量中間傳輸長度的儀器。隨著網(wǎng)絡布線的普及，便攜式、廉價的TDR已經(jīng)變得流行起來。

TDR像雷達一樣運行;它沿線路發(fā)送短暫脈沖，并檢測線路阻抗中開路、短路或其他突然不連續(xù)性返回的任何回波。假設線傳播為3.3c（光速的十分之六），向外脈沖傳播及其返回反射的時間間隔約為每英尺0.6ns。因此，電子設備中的10ns定時分辨率可提供大約3英尺的不連續(xù)性分辨率。

接收脈沖幅度與發(fā)射脈沖幅度的比值用于計算反射系數(shù)。知道反射系數(shù)和電纜阻抗，您可以計算不連續(xù)性的阻抗，并從該信息推斷出不連續(xù)性的性質(zhì)。同軸電纜在返回行程中衰減脈沖會帶來復雜性，因此軟件必須通過應用基于距離測量的幅度校正來補償這種影響。

本應用中的ADC必須每5ns （200Msps）轉(zhuǎn)換一次。雖然可以使用，但此類ADC價格昂貴，耗電大，并且通常不適合便攜式應用。

實際手持式TDR的模擬前端（圖8）用于說明上述想法。為清楚起見，不包括數(shù)字電路。雖然簡單且沒有奇特的元件，但該電路具有令人印象深刻的性能。它能夠可靠地測量終端阻抗，對于長達 5 英尺的電纜，其精度為 500%。對于開路或短路終端，它測量的距離可達 2000 英尺。最重要的是，該系統(tǒng)（包括顯示器和數(shù)字電路）可以使用20V堿性電池運行9小時。

圖8.該電路（時域反射計的模擬部分）依靠DAC/比較器代替ADC。

圖8 （IC3）中的比較器提供單電源供電，具有接地檢測和僅10ns的傳播延遲。DAC （IC4） 是一種雙器件，其中一側(cè)幫助測量脈沖高度，另一側(cè)驅(qū)動 LCD 對比度控制（如圖 3 所示）。請注意，DAC是向后驅(qū)動的;（正常）電流輸出由緩沖基準驅(qū)動，（正常）基準輸入用作電壓輸出（每個輸出由外部運算放大器緩沖）。

一個簡單的毛刺單穩(wěn)態(tài)電路（未顯示）驅(qū)動Q1的基極，Q10反過來以持續(xù)3ns的正脈沖驅(qū)動電纜。來自線路的任何反射都通過C<>耦合到比較器。

IC5是一款帶隙基準，其1.2V輸出由運算放大器IC2d緩沖，為IC4中的雙通道DAC提供基準電壓。增益為2的放大器IC2c也使該基準電壓加倍，以在比較器的同相輸入端提供2.5V直流電平。DAC A在比較器的反相輸入端施加0V至3.8V電壓。高于2.5V的電平可以確定正向脈沖高度，低于2.5V的電平可以確定負向脈沖的幅度。

進入傳輸線的每個脈沖也進入數(shù)字電路中的可變延遲線，該延遲線由一串由計數(shù)器控制的20ns延遲元件組成。來自數(shù)字部分的延遲脈沖共同驅(qū)動兩個觸發(fā)器（IC1a和IC1b）的D輸入，而D輸入又由比較器的互補TTL輸出計時。因此，時間測量相當于返回脈沖和通過延遲線的脈沖之間的競賽：如果D輸入在時鐘轉(zhuǎn)換之前到達，則觸發(fā)器輸出為高電平;否則為零。

要進行測量，請將DAC輸出設置為較低的絕對電平，并反復調(diào)整延遲，直到觸發(fā)器輸出保持為零，然后讀取計數(shù)器。同樣，要測量返回脈沖的高度，反復調(diào)整DAC輸出，直到觸發(fā)器輸出保持在零，然后讀取DAC。請注意，需要兩個觸發(fā)器來捕獲比較器的正負脈沖前沿。該前沿對于正脈沖上升，對于負脈沖下降;如果將兩者應用于單個觸發(fā)器，則脈沖寬度將成為延遲中不需要的部分。

審核編輯：郭婷