探究電阻布局對(duì)端接效果的影響

作者：一博科技高速先生成員 孫小兵

端接就是人為加入電阻來改善信號(hào)由于鏈路阻抗突變帶來的反射問題的一種方式，并且引入成本也較低，在很多場合都有運(yùn)用。但是端接電阻擺放位置一直困惑大家，或許大家只知道串聯(lián)電阻需要靠近發(fā)送端擺放，并聯(lián)電阻需要靠近接收端擺放，但不知道怎么衡量能夠接受的距離是多少。在實(shí)際單板設(shè)計(jì)中由于芯片周邊空間有限，往往可能需要從BGA中引出較長的一段走線再接上端接電阻，而這段較長走線可能會(huì)影響端接效果。下面我們就分別探討串聯(lián)電阻和并聯(lián)電阻到芯片端走線距離對(duì)端接效果的影響。

實(shí)際運(yùn)用場合中串阻鏈路模型如圖所示。串阻和驅(qū)動(dòng)器之間存在一段較長的走線，這段樁線的長度會(huì)直接影響端接效果。如果串阻距離發(fā)送器較遠(yuǎn)，樁線較長，串阻就可能沒有端接效果。下面我們探究一下這段樁線的長度Lstub對(duì)端接效果的影響。

下圖是串阻前面樁線長度延時(shí)TD0分別為1Tr、Tr/2、Tr/5時(shí)在末端接收信號(hào)的反射振幅情況。當(dāng)樁線延時(shí)達(dá)到上升時(shí)間的一半時(shí)，信號(hào)反射振幅會(huì)達(dá)到最大，樁線越短，反射振幅就越小。

上面是當(dāng)信號(hào)上升時(shí)間一定，前面樁線長度變化時(shí)對(duì)串聯(lián)端接效果的影響。那么當(dāng)樁線長度一定時(shí)，改變信號(hào)上升時(shí)間對(duì)端接效果有沒有影響呢？下面我們又來探究信號(hào)上升時(shí)間Tr分別是樁線時(shí)延TD0、3*TD0、5*TD0時(shí)末端接收信號(hào)的反射振幅情況。反射幅度隨著信號(hào)上升時(shí)間的增加而逐漸減小。

根據(jù)以上結(jié)果分析可知，信號(hào)上升時(shí)間和串阻到芯片走線距離的關(guān)系會(huì)影響串聯(lián)端接效果。在設(shè)計(jì)中建議樁線的延時(shí)應(yīng)該不超過六分之一的信號(hào)上升時(shí)間，即TDstub≤Tr/6，這樣接收端的噪聲基本能夠控制在10%以內(nèi)。例如信號(hào)上升時(shí)間為300ps，樁線的延時(shí)應(yīng)當(dāng)要小于50ps，即樁線的長度不超過300mil基本不會(huì)出現(xiàn)問題。

接下來我們探討并聯(lián)端接鏈路中電阻到末端距離對(duì)信號(hào)的影響。在理想情況下電阻最好放在接收器之后，仿真鏈路模型如下。傳輸線先連接到接收端，然后再引一段“尾巴”走線到端接電阻，端接電阻尾線阻抗與并聯(lián)電阻值保持一致。這樣信號(hào)先到接收端，然后再到端接電阻。這種狀態(tài)下端接電阻的尾線長度Ltail對(duì)信號(hào)質(zhì)量影響非常小。下面也驗(yàn)證了端接尾線傳輸延時(shí)分別是Tr和Tr/10兩種情況下接收端的信號(hào)波形狀態(tài)。

可以看到兩個(gè)信號(hào)波形幾乎完全重合，信號(hào)質(zhì)量非常良好。由此分析可知，端接電阻尾線長度對(duì)端接效果幾乎沒有影響。

在實(shí)際項(xiàng)目設(shè)計(jì)中，端接不可能完全都從信號(hào)接收端接出來，總會(huì)在端接電阻分支點(diǎn)和接收端之間存在一段長度的走線，如下圖鏈路模型。這段樁線的長度Lstub會(huì)影響信號(hào)接收質(zhì)量，若樁線過長將削弱端接效果。

下圖顯示的是接收端前面樁線長度分別為Tr、Tr/2、Tr/5情況下接收端信號(hào)波形狀態(tài)?？梢钥闯霎?dāng)樁線長度越短，端接效果就越好。建議端接電阻前面樁線延時(shí)小于Tr/6。

當(dāng)采用端接來改善信號(hào)反射時(shí)，串聯(lián)阻應(yīng)盡可能靠近發(fā)送端放置，建議芯片輸出到串阻的走線延時(shí)小于六分之一的信號(hào)上升時(shí)間；并聯(lián)電阻應(yīng)盡可能靠近接收端放置，端接電阻支路尾線長度對(duì)端接效果影響較小，建議端接電阻分支點(diǎn)到接收端的走線延時(shí)小于六分之一的信號(hào)上升時(shí)間。這或許也是為什么到DDR5后地址線的末端端接也改成了ODT的形式。

審核編輯：湯梓紅