邏輯電路主時鐘的基本作用

邏輯電路主時鐘

我們知道，不管哪一個平臺， 要讓CPU跑起來，就必須有一個主時鐘，在MTK平臺中，這個主時鐘多為26 MHz，高通平臺則為19.2MHz，其他平臺，如ADI Marvel等多為13 Mhz，而在80C51系列單片機平臺中，主時鐘則多為11.0592 MHz。

在80C51系統(tǒng)中，CPU的工作頻率就是11.0592 MHz，但我們知道，手機CPU的主頻可不是26 MHz、19.2 MHz或者13 MHz這么低的頻率。以目前的手機平臺而言，CPU的主頻動輒就在500MHz以上，很多甚至都已經(jīng)超過1GHz。那么，CPU的主頻時鐘從何而來? 另外一方面，手機的RF信號，其頻率高達1~2GHz左右，這些時鐘又是從何而來的?

事實上，手機中的主時鐘，更多的是用來作為PLL (Phase Lock Loop)電路中的參考信號的。利用PLL中的閉環(huán)負反饋原理，使得輸出信號頻率 與主時鐘的頻率構(gòu)成一定關(guān)系， 如式下所示:

f out= Nf ref

f ref表示主時鐘頻率，fou表示PLL電路輸出頻率，N表示分頻比(多為復(fù)數(shù))。

對于某個確定的平臺或模塊，frer是 一定的，但只要對各個PLL電路設(shè)計不同的分頻系數(shù)N,就會得到頻率各不相同的fout。這便是在大多數(shù)手機平臺中，通常只有一個fref, 卻有不同fout的由來，如主時鐘恒定為26 MHz，但RF TX頻率卻在1~2 GHz可配置。

另外，從式可以看出，只要主時鐘的頻率維持穩(wěn)定，則輸出信號頻率也可以維持穩(wěn)定，這也就是我們在PCB布局布線中特別重視主時鐘信號隔離與保護的原因。