0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為下一代芯片推出高選擇性蝕刻

jf_01960162 ? 來源:jf_01960162 ? 作者:jf_01960162 ? 2023-03-20 09:41 ? 次閱讀

引言

這些高選擇性蝕刻工具能夠在不損壞設(shè)備其他部分的情況下沿任何方向(各向同性)去除材料。在某些情況下,高選擇性蝕刻工具還可以在一個(gè)方向(各向異性)去除材料。今天,一些現(xiàn)有的蝕刻工具可以在一定程度上執(zhí)行選擇性蝕刻,但它們在這方面的能力有限,無法在高級(jí)節(jié)點(diǎn)上創(chuàng)建新的器件結(jié)構(gòu)。

1679275376768352lyvyv0t

圖 1:從 finFET 到 GAA 的過渡推動(dòng)了關(guān)鍵的各向同性選擇性蝕刻要求

蝕刻是晶圓廠中必不可少的工藝。在一個(gè)簡單的工藝流程中,系統(tǒng)將二氧化硅材料沉積在晶圓上。然后光刻系統(tǒng)在晶圓上每個(gè)芯片的材料上繪制微小特征,蝕刻工具去除每個(gè)芯片上不需要的材料以創(chuàng)建各種結(jié)構(gòu),目標(biāo)是埃級(jí)精度(1? = 0.1nm)。(江蘇英思特半導(dǎo)體科技有限公司

基本上,先進(jìn)的蝕刻工具是帶有腔室的獨(dú)立系統(tǒng)。在操作中,晶片被插入腔室中。在一種類型的蝕刻中,等離子體——一種電離氣體——在腔室中產(chǎn)生?!笆紫?,我們制造等離子體。電子撞擊氣體分子,這會(huì)產(chǎn)生離子和更多的電子。它們還會(huì)產(chǎn)生自由基。自由基成為在等離子蝕刻系統(tǒng)中執(zhí)行化學(xué)蝕刻的物質(zhì)。這些自由基擴(kuò)散到晶圓表面。它可能會(huì)與一種材料發(fā)生反應(yīng),但不會(huì)與另一種材料發(fā)生反應(yīng)。最后,你有一個(gè)蝕刻。結(jié)果是各向同性過程。 如果化學(xué)成分合適,它可以具有很高的選擇性?;旧?,自由基是一個(gè)原子、分子或離子。并非所有芯片工藝都需要高選擇性蝕刻。在芯片生產(chǎn)中,許多蝕刻步驟都很簡單,并且使用現(xiàn)有的蝕刻工具。對(duì)于要求更高的芯片工藝,蝕刻供應(yīng)商提供了涉及更復(fù)雜工具的各種選項(xiàng)。高選擇性蝕刻就是這樣一種選擇。使用專有的化學(xué)物質(zhì),具有這些功能的蝕刻工具可以去除目標(biāo)材料,而無需修改或去除周圍的層。(江蘇英思特半導(dǎo)體科技有限公司)

蝕刻模式

IC 行業(yè)的早期,芯片制造商自己制造設(shè)備。在那些日子里,蝕刻工藝是在通風(fēng)罩下的水槽中進(jìn)行的?;旧?,將晶圓浸入裝滿化學(xué)蝕刻劑的水槽中,然后進(jìn)行沖洗。這去除了晶圓上的材料。

早期,蝕刻技術(shù)演變?yōu)閮蓚€(gè)部分——濕法蝕刻和干法蝕刻。在一個(gè)系統(tǒng)中,濕法蝕刻通過將晶圓浸沒在液體溶液中來去除材料。

干法蝕刻是兩個(gè)市場中較大的一個(gè),廣泛用于當(dāng)今芯片的生產(chǎn)。干法蝕刻分為三個(gè)部分或模式——等離子蝕刻、反應(yīng)離子蝕刻 (RIE) 和濺射蝕刻(又名離子束蝕刻)。每種模式用于不同的應(yīng)用。

從技術(shù)上講,選擇性蝕刻是一種應(yīng)用,而不是一個(gè)單獨(dú)的類別。它適合濕法和干法蝕刻類別。在所有情況下,目標(biāo)都是在晶圓上執(zhí)行具有良好均勻性的精確蝕刻。

167927537735847r7rf34cn

圖2:各向同性或多向蝕刻(頂部)與各向異性或定向蝕刻

ALE 與選擇性蝕刻

許多高級(jí)芯片都需要高度選擇性蝕刻。多年來,半導(dǎo)體行業(yè)為存儲(chǔ)器和邏輯開發(fā)了新的復(fù)雜設(shè)備。從 2011 年開始,一些代工供應(yīng)商開始提供使用最先進(jìn)的finFET晶體管的先進(jìn)工藝。IC 供應(yīng)商圍繞 finFET 開發(fā)了芯片。如今,代工客戶正在運(yùn)送采用 16 納米/14 納米、7 納米和 5 納米工藝節(jié)點(diǎn)的 finFET 的芯片。3nm finFET 正在研發(fā)中。此外,在 3nm 和/或 2nm,一些代工廠將遷移到環(huán)柵,這是比 finFET 功耗更低的更快晶體管。但 GAA FET 也更昂貴且更難制造。

16792753776221zsdwmdl4y

圖3:Lam 的 Selis-Prevos 系統(tǒng)在納米片 FET 和其他工藝中蝕刻 SiGe/Si 堆棧__。__

應(yīng)用

高選擇性蝕刻有多種應(yīng)用。例如,使用各向異性高選擇性蝕刻形成自對(duì)準(zhǔn)觸點(diǎn)。在芯片中,觸點(diǎn)是將晶體管與設(shè)備中的第一層銅互連連接起來的微小結(jié)構(gòu)?;旧?,蝕刻工具修整薄膜或材料以形成所需的結(jié)構(gòu)形狀。該工藝可用于 finFET 和 GAA。GAA 中還使用了其他選擇性蝕刻工藝。在 3nm 和/或 2nm 工藝節(jié)點(diǎn),領(lǐng)先的代工廠及其客戶最終將遷移到稱為納米片 FET的 GAA 晶體管類型。納米片F(xiàn)ET是旋轉(zhuǎn)90度的 finFET,產(chǎn)生水平堆疊的鰭片,每個(gè)鰭片之間有垂直柵極材料。每個(gè)類似于薄片的鰭都是一個(gè)通道。(江蘇英思特半導(dǎo)體科技有限公司)

為了在晶圓廠制造納米片,外延工具在基板上沉積超薄的硅鍺 (SiGe) 和硅交替層,形成超晶格結(jié)構(gòu)。這種結(jié)構(gòu)可能具有三層、五層或更多層的每種材料。

在超晶格結(jié)構(gòu)中圖案化和蝕刻微小的垂直鰭。然后,形成內(nèi)間隔物。為此,超晶格結(jié)構(gòu)中 SiGe 層的外部凹陷,然后填充介電材料。接下來,形成源極/漏極。然后,去除超晶格結(jié)構(gòu)中的 SiGe 層,留下構(gòu)成通道的硅基層或片。最后,通過沉積高k電介質(zhì)和金屬柵極材料形成柵極。每一步都會(huì)帶來一些挑戰(zhàn),尤其是內(nèi)部墊片和通道釋放過程。(江蘇英思特半導(dǎo)體科技有限公司)

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50025

    瀏覽量

    419771
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26669

    瀏覽量

    212925
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4785

    瀏覽量

    127594
  • 蝕刻
    +關(guān)注

    關(guān)注

    9

    文章

    411

    瀏覽量

    15305
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    遠(yuǎn)程等離子體選擇性蝕刻的新途徑

    為了提供更優(yōu)良的靜電完整,三維(3D)設(shè)計(jì)(如全圍柵(GAA)場電子晶體管(FET ))預(yù)計(jì)將在互補(bǔ)金屬氧化物半導(dǎo)體技術(shù)中被采用。3D MOS架構(gòu)蝕刻應(yīng)用帶來了系列挑戰(zhàn)。雖然平面
    的頭像 發(fā)表于 06-14 11:03 ?2164次閱讀
    遠(yuǎn)程等離子體<b class='flag-5'>選擇性</b><b class='flag-5'>蝕刻</b>的新途徑

    下一代頂級(jí)SoC驍龍855,以打造下一代5G設(shè)備

    下一代的驍龍855手機(jī)距離我們還很遙遠(yuǎn)。不過,通似乎已經(jīng)規(guī)劃好了這款產(chǎn)品。據(jù)推特用戶Roland Quandt爆料,日本軟銀在2月份發(fā)布的財(cái)報(bào)中不慎透露了下一代頂級(jí)SoC的相關(guān)信
    的頭像 發(fā)表于 03-11 20:51 ?1.2w次閱讀

    下一代定位與導(dǎo)航系統(tǒng)

    下一代定位與導(dǎo)航系統(tǒng)
    發(fā)表于 08-18 10:37

    TEK049 ASIC下一代示波器提供動(dòng)力

    TEK049 ASIC下一代示波器提供動(dòng)力
    發(fā)表于 11-01 16:28

    下一代SONET SDH設(shè)備

    下一代SONET/SDH設(shè)備
    發(fā)表于 09-05 07:05

    單片光學(xué)實(shí)現(xiàn)下一代設(shè)計(jì)

    單片光學(xué) - 實(shí)現(xiàn)下一代設(shè)計(jì)
    發(fā)表于 09-20 10:40

    【MPS電源評(píng)估板試用申請(qǐng)】下一代接入網(wǎng)的芯片研究

    項(xiàng)目名稱:下一代接入網(wǎng)的芯片研究試用計(jì)劃:下一代接入網(wǎng)的芯片研究:主要針對(duì)于高端FPGA的電路設(shè)計(jì),其中重要的包括芯片設(shè)計(jì),重要的是
    發(fā)表于 06-18 13:41

    Qualcomm 推出下一代物聯(lián)網(wǎng)專用蜂窩技術(shù)芯片組!精選資料分享

    北京時(shí)間 12 月 18 日,Qualcomm 美國通宣布推出下一代物聯(lián)網(wǎng)(IoT)專用調(diào)制解調(diào)器,面向資產(chǎn)追蹤器、健康監(jiān)測儀、安全系統(tǒng)、智慧城市傳感器、智能計(jì)量儀以及可穿戴追蹤器等物聯(lián)網(wǎng)
    發(fā)表于 07-23 08:16

    中興選擇Tundra公司PCI Express產(chǎn)品創(chuàng)建下一代

    中興選擇Tundra公司PCI Express產(chǎn)品創(chuàng)建下一代平臺(tái)Tundra (騰華)半導(dǎo)體公司已經(jīng)被全球領(lǐng)先的電信設(shè)備和網(wǎng)絡(luò)解決方案供應(yīng)商 — 中興公司選中,中興下一代
    發(fā)表于 09-04 10:48 ?571次閱讀

    蘋果下一代芯片做技術(shù)準(zhǔn)備

    蘋果或許正在考慮下一代移動(dòng)設(shè)備開發(fā)新的處理器。而他們即將招聘的工程師則會(huì)投身到新的芯片集的開發(fā)之中,這些芯片會(huì)采用SoC或者是System設(shè)計(jì)。
    發(fā)表于 11-28 09:14 ?481次閱讀

    東芝推出支持下一代內(nèi)容安全技術(shù)SeeQVault?的橋接芯片

    東京—東芝公司宣布推出支持下一代安全規(guī)范SeeQVault?的橋接芯片“TC358782XBG”。
    發(fā)表于 04-07 14:19 ?1135次閱讀
    東芝<b class='flag-5'>推出</b>支持<b class='flag-5'>下一代</b>內(nèi)容安全技術(shù)SeeQVault?的橋接<b class='flag-5'>芯片</b>

    TMAH溶液對(duì)硅得選擇性刻蝕研究

    我們?nèi)A林科納研究了TMAH溶液中摩擦誘導(dǎo)選擇性蝕刻的性能受蝕刻溫度、刻蝕時(shí)間和刮刻載荷的影響,通過對(duì)比試驗(yàn),評(píng)價(jià)了硅摩擦誘導(dǎo)的選擇性蝕刻的機(jī)
    的頭像 發(fā)表于 05-20 16:37 ?2221次閱讀
    TMAH溶液對(duì)硅得<b class='flag-5'>選擇性</b>刻蝕研究

    下一代家電供電:如何積少成多?

    下一代家電供電:如何積少成多?
    發(fā)表于 11-02 08:16 ?1次下載
    <b class='flag-5'>為</b><b class='flag-5'>下一代</b>家電供電:如何積少成多?

    下一代家電供電:如何集腋成裘

    下一代家電供電:如何集腋成裘
    發(fā)表于 11-02 08:16 ?1次下載
    <b class='flag-5'>為</b><b class='flag-5'>下一代</b>家電供電:如何集腋成裘

    載體晶圓對(duì)蝕刻速率、選擇性、形貌的影響

    等離子體蝕刻是氮化鎵器件制造的個(gè)必要步驟,然而,載體材料的選擇可能會(huì)實(shí)質(zhì)上改變蝕刻特性。在小型單個(gè)芯片上制造氮化鎵(GaN)設(shè)備,通常會(huì)導(dǎo)
    的頭像 發(fā)表于 05-30 15:19 ?734次閱讀
    載體晶圓對(duì)<b class='flag-5'>蝕刻</b>速率、<b class='flag-5'>選擇性</b>、形貌的影響