0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

StarRC LEF DEF flow錯誤Debug經(jīng)驗(yàn)分享

jf_tpHP8OJR ? 來源:集成電路設(shè)計(jì)及EDA教程 ? 2023-04-20 09:24 ? 次閱讀

在研究生階段曾流過很多次片,感覺后端設(shè)計(jì)中最關(guān)鍵的就是后端Flow了,尤其是PR階段,與PR相比,綜合階段的腳本就簡單太多了。

為了實(shí)現(xiàn)流片,當(dāng)時從零開始搭了從RTL一直到GDS還有signoff、DFT...的完整flow,中間曾發(fā)現(xiàn)過一些非常Critical的Flow bug或者工藝上一些非常值得注意的點(diǎn),感覺非常嚇人,因?yàn)檫@些很可能導(dǎo)致芯片變成磚頭,幾十萬的流片費(fèi)很可能就打水漂了。

個人覺得沒有Bug的Flow是不可能存在的,無非是它的影響大小的問題,所幸的是當(dāng)時的流片都成功了。雖然基于當(dāng)時開發(fā)的Flow設(shè)計(jì)出的芯片流片測試得到的結(jié)果是成功的,可是隨著認(rèn)知的深入,發(fā)現(xiàn)其實(shí)之前研究生階段開發(fā)的Flow還是有一些問題的,也有很多可以優(yōu)化的空間,比如可以進(jìn)一步提高Flow的可重用性以及靈活性。再比如Signoff的時候都應(yīng)該Check哪些東西(非常關(guān)鍵),這些內(nèi)容在來了Nvidia之后,發(fā)現(xiàn)需要Check的東西蠻多的,當(dāng)時研究生的時候signoff的內(nèi)容不夠完整。

尤其是signoff的時候一些input file的準(zhǔn)確性如何去保證,這個非常關(guān)鍵,因?yàn)槿绻鹖nput file本身就存在一些問題的話,那么你signoff的結(jié)果即使是PASS的,那么也是沒有意義的。之前公司里面也發(fā)現(xiàn)了一個會影響RC / Timing signoff的Bug,它并沒有被其他任何的signoff Check所抓出來,因此感覺問題非??植?,深感后端需要注意的東西非常多,一定要小心,多持懷疑態(tài)度?。?。

另外,在研究生的時候,也有發(fā)現(xiàn)Foundary提供的某些輸入文件之間不是特別的Match(其實(shí)可以寫一些腳本來自動check),這里分享一個StarRC跑LEF DEF flow的時候遇到的一個例子以及Debug的步驟與經(jīng)驗(yàn)。

Foundary提供的RC提取文件有以下幾個:

67a27450-deb8-11ed-bfe3-dac502259ad0.png

Sample_map文件內(nèi)容如下:

67b6d40e-deb8-11ed-bfe3-dac502259ad0.png

DEF文件和nxtgrd文件如下:

67eeea4c-deb8-11ed-bfe3-dac502259ad0.png

顯然是不能用上面的那個Mapping file的。

而上面那個Mapping file是給itf2tluplus轉(zhuǎn)換用的!?。?/p>

那么StarRC的這個Mapping file應(yīng)該怎么寫呢?





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • DEF
    DEF
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    6223
  • StarRC
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    3445

原文標(biāo)題:StarRC LEF DEF flow錯誤Debug經(jīng)驗(yàn)分享

文章出處:【微信號:集成電路設(shè)計(jì)及EDA教程,微信公眾號:集成電路設(shè)計(jì)及EDA教程】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    debug時候發(fā)生錯誤怎么解決?

    debug時候發(fā)生錯誤:Encountered a problem loading file:D:\ccs5.2\myproject\algorithm\FFT\Debug\FFT.outCould not open file.
    發(fā)表于 04-21 14:35

    支持MC33662LEF的通信收發(fā)器

    KIT33662LEFEVBE,評估套件支持MC33662LEF通信收發(fā)器,用于初步評估目的。該套件包括用于在各種配置情況下測試功能的生產(chǎn)設(shè)備。該套件還可用于靜電放電(ESD)和大電流注入(BCI)測試
    發(fā)表于 05-25 07:23

    請教一下大神StarRC怎么去設(shè)置多線程???

    想知道StarRC怎么設(shè)置多線程?StarRC可以像XACT那樣只通過gds文件提參嗎?另外想了解一下,大家使用Starrc一般使用命令模式還是圖形化界面?提參類型上除了RC、C 、R,還有一個
    發(fā)表于 06-25 06:57

    StarRC獨(dú)立網(wǎng)表縮減器分析

    StarRC解決方案是EDA行業(yè)寄生參數(shù)提取的黃金標(biāo)準(zhǔn)。作為新思科技設(shè)計(jì)平臺的重要組成部分,它為SoC、定制數(shù)字、模擬/混合信號、存儲器IC和3DIC設(shè)計(jì)提供了硅片級精度的高性能提取解決方案
    的頭像 發(fā)表于 09-08 10:16 ?2361次閱讀

    STM32CAN 驅(qū)動

    #define DEF_DEBUG_TRACE#define DEF_DEBUG_MSG#define DEF_DEBUG
    發(fā)表于 12-04 17:36 ?12次下載
    STM32CAN 驅(qū)動

    STM32 Debug無法添加斷點(diǎn)的解決方法

    目錄STM32 Debug無法添加斷點(diǎn)的解決方法1、run to main設(shè)置錯誤2、generate assembler SRC file 設(shè)置錯誤3、HEX文件命名錯誤4、優(yōu)化等級
    發(fā)表于 01-12 18:48 ?8次下載
    STM32 <b class='flag-5'>Debug</b>無法添加斷點(diǎn)的解決方法

    從大設(shè)計(jì)到更大的設(shè)計(jì),StarRC“大”有可為

    ? ? 原文標(biāo)題:從大設(shè)計(jì)到更大的設(shè)計(jì),StarRC“大”有可為 文章出處:【微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
    的頭像 發(fā)表于 11-24 16:55 ?628次閱讀

    Debug Core UUID mismatch案例總結(jié)

    Efinity在Debug時會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個總結(jié)。歡迎遇到案例時共同分享。
    的頭像 發(fā)表于 02-06 15:18 ?1777次閱讀
    <b class='flag-5'>Debug</b> Core UUID mismatch案例總結(jié)

    Efinity在Debug時會出現(xiàn)UUID mismatch錯誤案例分享

    Efinity在Debug時會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。
    的頭像 發(fā)表于 02-20 10:56 ?1688次閱讀
    Efinity在<b class='flag-5'>Debug</b>時會出現(xiàn)UUID mismatch<b class='flag-5'>錯誤</b>案例分享

    芯片設(shè)計(jì)中的LEF文件淺析

    LEFDEF是APR工程師工作中經(jīng)常會碰到的兩類文件,也會對APR的基礎(chǔ)配置和APR的flow產(chǎn)生直接的影響?;鞠喈?dāng)于APR物理設(shè)計(jì)的基礎(chǔ)建設(shè)。
    的頭像 發(fā)表于 06-07 11:40 ?5997次閱讀
    芯片設(shè)計(jì)中的<b class='flag-5'>LEF</b>文件淺析

    StarRC工具的妙用

    StarRC的寄生參數(shù)抽取可以作為簽收標(biāo)準(zhǔn),和APR相比通常有如下的優(yōu)(完)勢(備)性
    的頭像 發(fā)表于 06-14 14:37 ?1452次閱讀
    <b class='flag-5'>StarRC</b>工具的妙用

    淺析芯片設(shè)計(jì)中的LEF文件

    LEFDEF是APR工程師工作中經(jīng)常會碰到的兩類文件,也會對APR的基礎(chǔ)配置和APR的flow產(chǎn)生直接的影響?;鞠喈?dāng)于APR物理設(shè)計(jì)的基礎(chǔ)建設(shè)。
    的頭像 發(fā)表于 07-31 10:59 ?2289次閱讀
    淺析芯片設(shè)計(jì)中的<b class='flag-5'>LEF</b>文件

    配置PR的FF flow出現(xiàn)的錯誤分析

    很明顯,說ADC和DPHY的lef文件找不到,原因是DPHY、ADC模塊被簡化摘掉了,因此,setup.tcl里面指定的lef數(shù)據(jù)也應(yīng)該注釋掉。其他錯誤信息我們可以通過check.rpt看到。
    的頭像 發(fā)表于 09-05 11:21 ?645次閱讀
    配置PR的FF <b class='flag-5'>flow</b>出現(xiàn)的<b class='flag-5'>錯誤</b>分析

    寄生參數(shù)抽取只會StarRC不會QRC?

    寄生參數(shù)抽取 只會StarRC 不會QRC?本章節(jié)講解下QRC抽取寄生參數(shù)。
    的頭像 發(fā)表于 10-11 16:01 ?3541次閱讀
    寄生參數(shù)抽取只會<b class='flag-5'>StarRC</b>不會QRC?

    LEF和GDS匹配問題該如何解決呢?

    我們在APR的時候,所用到的std cell或者IP、macro都是要吃LEF的,而最終交付生產(chǎn)的時候要生成GDS文件給工廠。
    的頭像 發(fā)表于 12-04 11:47 ?804次閱讀