《Innovus教程 - 輸出用于LVS的Verilog網(wǎng)表文件 各種控制選項(xiàng)》
輸出用于LVS的Verilog網(wǎng)表文件
如何導(dǎo)出Verilog網(wǎng)表用于Calibre做LVS?
命令:
deleteEmptyModule
saveNetlist
-includePhysicalCell $FILLER_CELL_WITH_METAL
./dataout/$DESIGN_NAME.output.lvs.v
這里的$FILLER_CELL_WITH_METAL主要指的是Decap這種有MOS管的Physical Only Cell,當(dāng)然如果有其他的Physical Only Cell,內(nèi)部有MOS管的,也是要加進(jìn)去的。更多LVS相關(guān)細(xì)節(jié)在網(wǎng)易云課堂視頻教程中有講解。
網(wǎng)易云課堂有PV的視頻教程,這些學(xué)會(huì)之后沒(méi)有什么難解的PV問(wèn)題,知識(shí)星球成員的話還有8折優(yōu)惠哦,直接聯(lián)系我或者在星球里面留言就能獲得優(yōu)惠券:
Calibre DRC版圖物理驗(yàn)證教程
https://study.163.com/course/introduction.htm?courseId=1006290023&_trace_c_p_k2_=6566144eb10f47299d45efc1de21d086
Calibre LVS ERC教程--一鍵搞定
https://study.163.com/course/introduction.htm?courseId=1209591919&_trace_c_p_k2_=20ea4d25b2d84d75b93c74392ea0798b
擴(kuò)展1 - 如何/為什么要?jiǎng)h除空的Module?
有時(shí)候網(wǎng)表中可能會(huì)有一些空的module(在網(wǎng)表中體現(xiàn)為Module下面沒(méi)有Cell或者準(zhǔn)確說(shuō)沒(méi)有含MOS管的有效器件),而它們?cè)诎鎴D里面也是不存在的,因此LVS的時(shí)候會(huì)報(bào)source里面能找到,但是版圖里面沒(méi)有找到。為了解決這個(gè)問(wèn)題,可以在導(dǎo)出網(wǎng)表前輸入下面的命令來(lái)刪除這些空module:
deleteEmptyModule
擴(kuò)展2 - 如何在網(wǎng)表中導(dǎo)出某種Physical only的Cell?
如果Design中有任何Physical only的Cell,它們實(shí)際上內(nèi)部是有MOS管的,那么導(dǎo)出網(wǎng)表的時(shí)候都需要用-includePhysicalCell來(lái)把它們導(dǎo)出(這里用變量$PO_CELLS_WITH_MOS來(lái)表示),否則會(huì)報(bào)版圖里面能找到它們,而Source里面沒(méi)有的問(wèn)題:
saveNetlist -includePhysicalCell "$PO_CELLS_WITH_MOS"
../IOs/$DESIGN_NAME.output.lvs.v
除了前面說(shuō)過(guò)的Decap你可以想一想還有哪些內(nèi)部有MOS管的Physical Only Cell需要導(dǎo)出。
擴(kuò)展3 - 如何在導(dǎo)出的網(wǎng)表中split bus?
如果Design里面有Macro,比如SRAM,在SRAM的.sp網(wǎng)表中所有的pin都是單個(gè)bit聲明的,那么在導(dǎo)出網(wǎng)表的時(shí)候我們必須把Bus來(lái)flatten成單個(gè)的bit,加上選項(xiàng)-flattenBus即可,否則在做完v2lvs之后做LVS的時(shí)候會(huì)這些bus和pin不匹配的問(wèn)題。
saveNetlist -includePhysicalCell "$PO_CELLS_WITH_MOS"
-flattenBus
../IOs/$DESIGN_NAME.output.lvs.v
擴(kuò)展4 - Innouvs是否會(huì)把Floating的output pin導(dǎo)出到網(wǎng)表?是否影響LVS結(jié)果?
......
更多完整內(nèi)容見(jiàn)知識(shí)星球
......
審核編輯 :李倩
-
MOS管
+關(guān)注
關(guān)注
108文章
2347瀏覽量
66218 -
Verilog
+關(guān)注
關(guān)注
28文章
1335瀏覽量
109860 -
LVS
+關(guān)注
關(guān)注
1文章
35瀏覽量
9907
原文標(biāo)題:Innovus教程 - 輸出用于LVS的Verilog網(wǎng)表文件 各種控制選項(xiàng)
文章出處:【微信號(hào):集成電路設(shè)計(jì)及EDA教程,微信公眾號(hào):集成電路設(shè)計(jì)及EDA教程】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論