0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Innovus教程:輸出用于LVS的Verilog網(wǎng)表文件 各種控制選項(xiàng)

jf_tpHP8OJR ? 來(lái)源:集成電路設(shè)計(jì)及EDA教程 ? 2023-05-24 09:47 ? 次閱讀

《Innovus教程 - 輸出用于LVS的Verilog網(wǎng)表文件 各種控制選項(xiàng)》

輸出用于LVS的Verilog網(wǎng)表文件

如何導(dǎo)出Verilog網(wǎng)表用于Calibre做LVS?

命令:

deleteEmptyModule

saveNetlist

-includePhysicalCell $FILLER_CELL_WITH_METAL

./dataout/$DESIGN_NAME.output.lvs.v

這里的$FILLER_CELL_WITH_METAL主要指的是Decap這種有MOS管的Physical Only Cell,當(dāng)然如果有其他的Physical Only Cell,內(nèi)部有MOS管的,也是要加進(jìn)去的。更多LVS相關(guān)細(xì)節(jié)在網(wǎng)易云課堂視頻教程中有講解。

網(wǎng)易云課堂有PV的視頻教程,這些學(xué)會(huì)之后沒(méi)有什么難解的PV問(wèn)題,知識(shí)星球成員的話還有8折優(yōu)惠哦,直接聯(lián)系我或者在星球里面留言就能獲得優(yōu)惠券:

Calibre DRC版圖物理驗(yàn)證教程

https://study.163.com/course/introduction.htm?courseId=1006290023&_trace_c_p_k2_=6566144eb10f47299d45efc1de21d086

Calibre LVS ERC教程--一鍵搞定

https://study.163.com/course/introduction.htm?courseId=1209591919&_trace_c_p_k2_=20ea4d25b2d84d75b93c74392ea0798b

擴(kuò)展1 - 如何/為什么要?jiǎng)h除空的Module?

有時(shí)候網(wǎng)表中可能會(huì)有一些空的module(在網(wǎng)表中體現(xiàn)為Module下面沒(méi)有Cell或者準(zhǔn)確說(shuō)沒(méi)有含MOS管的有效器件),而它們?cè)诎鎴D里面也是不存在的,因此LVS的時(shí)候會(huì)報(bào)source里面能找到,但是版圖里面沒(méi)有找到。為了解決這個(gè)問(wèn)題,可以在導(dǎo)出網(wǎng)表前輸入下面的命令來(lái)刪除這些空module:

deleteEmptyModule

擴(kuò)展2 - 如何在網(wǎng)表中導(dǎo)出某種Physical only的Cell?

如果Design中有任何Physical only的Cell,它們實(shí)際上內(nèi)部是有MOS管的,那么導(dǎo)出網(wǎng)表的時(shí)候都需要用-includePhysicalCell來(lái)把它們導(dǎo)出(這里用變量$PO_CELLS_WITH_MOS來(lái)表示),否則會(huì)報(bào)版圖里面能找到它們,而Source里面沒(méi)有的問(wèn)題:

saveNetlist -includePhysicalCell "$PO_CELLS_WITH_MOS"

../IOs/$DESIGN_NAME.output.lvs.v

除了前面說(shuō)過(guò)的Decap你可以想一想還有哪些內(nèi)部有MOS管的Physical Only Cell需要導(dǎo)出。

擴(kuò)展3 - 如何在導(dǎo)出的網(wǎng)表中split bus?

如果Design里面有Macro,比如SRAM,在SRAM的.sp網(wǎng)表中所有的pin都是單個(gè)bit聲明的,那么在導(dǎo)出網(wǎng)表的時(shí)候我們必須把Bus來(lái)flatten成單個(gè)的bit,加上選項(xiàng)-flattenBus即可,否則在做完v2lvs之后做LVS的時(shí)候會(huì)這些bus和pin不匹配的問(wèn)題。

saveNetlist -includePhysicalCell "$PO_CELLS_WITH_MOS"

-flattenBus

../IOs/$DESIGN_NAME.output.lvs.v

擴(kuò)展4 - Innouvs是否會(huì)把Floating的output pin導(dǎo)出到網(wǎng)表?是否影響LVS結(jié)果?

......

更多完整內(nèi)容見(jiàn)知識(shí)星球

......

5fc0d480-f983-11ed-90ce-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOS管
    +關(guān)注

    關(guān)注

    108

    文章

    2347

    瀏覽量

    66218
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1335

    瀏覽量

    109860
  • LVS
    LVS
    +關(guān)注

    關(guān)注

    1

    文章

    35

    瀏覽量

    9907

原文標(biāo)題:Innovus教程 - 輸出用于LVS的Verilog網(wǎng)表文件 各種控制選項(xiàng)

文章出處:【微信號(hào):集成電路設(shè)計(jì)及EDA教程,微信公眾號(hào):集成電路設(shè)計(jì)及EDA教程】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于深亞微米VLSI的物理驗(yàn)證可實(shí)現(xiàn)加快芯片研發(fā)速度

    進(jìn)行LVS驗(yàn)證的設(shè)置較為復(fù)雜,除了與DRC類(lèi)似的對(duì)foundry提供的runset文件進(jìn)行設(shè)置外,還要提取verilog網(wǎng),進(jìn)行
    的頭像 發(fā)表于 01-19 10:21 ?3871次閱讀

    EDIF網(wǎng)實(shí)施錯(cuò)誤

    您好我有一個(gè)模塊的EDIF網(wǎng)(由Vivado 2017.4中的第3方生成)。我沒(méi)有模塊源verilog。我有加密模塊的行為模型,我有一個(gè)行為模型的測(cè)試平臺(tái)。行為模擬在Modelsim中運(yùn)行。行為
    發(fā)表于 11-07 11:34

    如何為后綜合模擬和/或后PAR網(wǎng)模擬生成VHDL或Verilog網(wǎng)?

    嗨,Vivado的新手問(wèn)題;是否有可能為后綜合模擬和/或后PAR網(wǎng)模擬生成VHDL或Verilog網(wǎng)?謝謝,埃里克
    發(fā)表于 11-11 07:33

    write_vhdl與write_verilog有什么差異?

    VERILOG網(wǎng)。我能夠在一個(gè)沒(méi)有問(wèn)題的新項(xiàng)目中使用這個(gè)網(wǎng)。但是,如果我使用“write_vhdl”命令,我不能在新設(shè)計(jì)中使用VHDL
    發(fā)表于 03-16 10:29

    innovus導(dǎo)出文件

    innovus導(dǎo)出文件
    發(fā)表于 12-17 06:38

    innovus工具中的editPin怎么使用?

    innovus工具中的editPin的特殊使用
    發(fā)表于 02-23 07:22

    HMC754革文件-選項(xiàng)1

    HMC754革文件-選項(xiàng)1
    發(fā)表于 06-02 12:22 ?0次下載
    HMC754革<b class='flag-5'>文件</b>-<b class='flag-5'>選項(xiàng)</b>1

    如何使用Icarus Verilog+GTKWave來(lái)進(jìn)行verilog文件的編譯和仿真

    本文將介紹如何使用Icarus Verilog+GTKWave來(lái)進(jìn)行verilog文件的編譯和仿真。 Icarus Verilog Icarus V
    的頭像 發(fā)表于 07-27 09:16 ?5181次閱讀
    如何使用Icarus <b class='flag-5'>Verilog</b>+GTKWave來(lái)進(jìn)行<b class='flag-5'>verilog</b><b class='flag-5'>文件</b>的編譯和仿真

    Orcad怎么輸出所有文件網(wǎng)

    Orcad中不同的工程文件,怎么輸出所需要工程文件網(wǎng)呢?
    的頭像 發(fā)表于 02-23 14:49 ?5199次閱讀
    Orcad怎么<b class='flag-5'>輸出</b>所有<b class='flag-5'>文件</b>的<b class='flag-5'>網(wǎng)</b><b class='flag-5'>表</b>

    DS75LVS+ DS75LVS+ - (Maxim Integrated) - 溫度傳感器 - 模擬和數(shù)字輸出

    電子發(fā)燒友網(wǎng)為你提供()DS75LVS+相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有DS75LVS+的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料,DS75LVS+真值
    發(fā)表于 10-28 10:08
    DS75<b class='flag-5'>LVS</b>+ DS75<b class='flag-5'>LVS</b>+ - (Maxim Integrated) - 溫度傳感器 - 模擬和數(shù)字<b class='flag-5'>輸出</b>

    DS75LVS+T&R DS75LVS+T&R - (Maxim Integrated) - 溫度傳感器 - 模擬和數(shù)字輸出

    電子發(fā)燒友網(wǎng)為你提供()DS75LVS+T&R相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有DS75LVS+T&R的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料,DS75LVS+T&R真值
    發(fā)表于 11-02 08:22
    DS75<b class='flag-5'>LVS</b>+T&R DS75<b class='flag-5'>LVS</b>+T&R - (Maxim Integrated) - 溫度傳感器 - 模擬和數(shù)字<b class='flag-5'>輸出</b>

    Verilog中關(guān)于文件操作的系統(tǒng)任務(wù)

    Verilog提供了很多對(duì)文件操作的系統(tǒng)任務(wù)和函數(shù),例如打開(kāi)關(guān)閉文件、向文件寫(xiě)入值、從文件讀出值等等。
    的頭像 發(fā)表于 12-05 13:57 ?1446次閱讀

    MCU項(xiàng)目innovus中g(shù)et_db使用

    在Cadence Innovus環(huán)境中,get_db是一個(gè)非常有用的命令,用于從設(shè)計(jì)數(shù)據(jù)庫(kù)中提取信息。你可以使用這個(gè)命令查詢?cè)O(shè)計(jì)中的各種對(duì)象,如單元、引腳、網(wǎng)
    的頭像 發(fā)表于 05-24 10:01 ?1247次閱讀
    MCU項(xiàng)目<b class='flag-5'>innovus</b>中g(shù)et_db使用

    VCS編譯選項(xiàng):-y及+libext+

    VCS是一款常見(jiàn)的Verilog編譯工具,它提供很多編譯選項(xiàng)來(lái)控制編譯過(guò)程及其輸出。本文主要介紹以下兩個(gè)編譯選項(xiàng)。
    的頭像 發(fā)表于 05-29 14:46 ?1.1w次閱讀

    物理驗(yàn)證LVS對(duì)bulk(體)的理解和處理技巧

    對(duì)于物理驗(yàn)證中的LVS,需要對(duì)各種物理器件進(jìn)行SpiceVsGDS的比對(duì),基于現(xiàn)在流行的std-cell的庫(kù)的設(shè)計(jì)方法,LVS需要對(duì)CMOS器件多相應(yīng)的處理
    的頭像 發(fā)表于 06-14 14:41 ?1628次閱讀
    物理驗(yàn)證<b class='flag-5'>LVS</b>對(duì)bulk(體)的理解和處理技巧