過融合編譯器和PrimeShield為新興的高級節(jié)點PPA機會做好準(zhǔn)備

如今，性能、功耗和面積 （PPA） 目標(biāo)是由多個靜態(tài)指標(biāo)驅(qū)動的預(yù)定義值，包括時鐘和數(shù)據(jù)路徑時序、特定電壓電平下的功耗以及平面圖尺寸和形狀。然后，這些指標(biāo)推動技術(shù)庫表征、設(shè)計優(yōu)化和簽核收斂。

高級節(jié)點設(shè)計（尤其是高性能計算 （HPC） 設(shè)計）的積極 PPA 目標(biāo)不斷突破極限，以釋放額外的 PPA 機會。

新興購電協(xié)議機會

功耗和性能指標(biāo)都在不斷發(fā)展，以考慮高級節(jié)點更廣泛的變量。讓我們研究一下這種現(xiàn)象來理解原因。

動態(tài)或開關(guān)電源已成為功耗優(yōu)化的重中之重，尤其是對于高級節(jié)點 HPC 應(yīng)用。雖然降低工作電壓可以直接降低動態(tài)功耗，但工作電壓長期以來一直是設(shè)計流程中的靜態(tài)指標(biāo)。高級節(jié)點上更高的電池和功率密度也使得降低電壓供應(yīng)水平成為一項極其困難的任務(wù)。盡管如此，較低的電壓水平對于實現(xiàn)有競爭力的每瓦性能目標(biāo)至關(guān)重要。因此，一個新的購電協(xié)議機會出現(xiàn)了。

在時序的情況下，經(jīng)過驗證的方法使用靜態(tài)時序分析 （STA） 來分析每個時序路徑，并根據(jù)頻率指標(biāo)單獨檢查它們。由于高級節(jié)點的顯著可變性，特別是在低電壓下，非常需要分析由高可變性引起的潛在性能瓶頸。通過對所有關(guān)鍵路徑進行統(tǒng)計關(guān)聯(lián)來識別這些瓶頸的統(tǒng)計分析可以避免過度補償，同時改進設(shè)計 PPA 指標(biāo)。因此，時序性能也出現(xiàn)了新的PPA機會。

與PrimeShield一起尋找新的購電協(xié)議機會

2017年，PrimeTime建立了代工廠認(rèn)證的高級電壓調(diào)節(jié)技術(shù)，使設(shè)計人員能夠在廣泛的范圍內(nèi)對任何電壓電平進行準(zhǔn)確分析。設(shè)計人員現(xiàn)在有一種方法可以“掃描”電壓范圍，在不同的電壓電平下試運行相同的設(shè)計，并最終找到所需的PPA或每瓦性能目標(biāo)的電壓最佳點。雖然 PrimeTime 解決方案被證明既準(zhǔn)確又有效，但掃蕩過程非常耗時和資源消耗。

快進到今天，在強勁的客戶需求的推動下，PrimeShield擴展了PrimeTime核心技術(shù)，并引入了一種新的PPA簽核分析類型，稱為電壓松弛，它代表設(shè)計中每個單元或每個路徑的最低電壓，以滿足性能要求。這種簽核分析使設(shè)計人員能夠有效地查明電壓瓶頸，以提高IR壓降魯棒性，推動電壓裕度均勻性，并發(fā)現(xiàn)直接微調(diào)工作電壓的機會。

可變電壓現(xiàn)在可用作 PPA 優(yōu)化指標(biāo)。

PrimeShield還具有創(chuàng)新的快速統(tǒng)計引擎，該引擎利用了PrimeTime簽核的核心引擎。PrimeShield解決方案在機器學(xué)習(xí)技術(shù)加速下，在幾分鐘內(nèi)對關(guān)鍵時序路徑執(zhí)行快速蒙特卡羅統(tǒng)計仿真，而傳統(tǒng)的統(tǒng)計模擬則需要數(shù)天或數(shù)周。

其專利設(shè)計變異分析具有統(tǒng)計相關(guān)建模功能，可在具有數(shù)十億個細(xì)胞的大規(guī)模SoC上進行分析和優(yōu)化，而以前僅對幾十個細(xì)胞進行分析是可行的。禁止完全統(tǒng)計設(shè)計變化的運行時挑戰(zhàn)已經(jīng)消失，可以對任何規(guī)模的每個設(shè)計進行分析和優(yōu)化。

統(tǒng)計性能瓶頸分析現(xiàn)在可用作 PPA 優(yōu)化指標(biāo)。

利用融合編譯器捕捉新的 PPA 機會

Fusion Compiler 是業(yè)界唯一一款在實施和 PPA 優(yōu)化期間部署 Synopsys 最值得信賴的黃金簽核解決方案的數(shù)字設(shè)計實現(xiàn)解決方案。Fusion Compiler 獨特的高級 Fusion 技術(shù)可在實施環(huán)境中無縫地進行任何新的簽核分析，而不會延遲。

PrimeShield的電壓松弛和統(tǒng)計分析技術(shù)也不例外。通過將簽核精確分析與強大的簽核驅(qū)動優(yōu)化技術(shù)相結(jié)合，F(xiàn)usion Compiler 和 PrimeShield 重新定義了 SoC 高級節(jié)點 PPA 收斂和簽核。這釋放了 PPA 優(yōu)化機會，提升了 PPA 曲線并提高了 SoC 設(shè)計每瓦性能。

新的電壓松弛分析和優(yōu)化功能在早期客戶參與期間取得了巨大的成果，在滿足超過載條件的同時，總功耗降低了 15%，并顯著提高了標(biāo)準(zhǔn)工作模式的每瓦性能。

多虧了PrimeShield和Fusion Compiler，設(shè)計人員現(xiàn)在可以輕松獲得高級節(jié)點簽核方面出現(xiàn)的新PPA機會。

審核編輯：郭婷