芯片封裝概述及EMI

1.封裝的定義及功能

封裝是電路集成技術的一項關鍵工藝，指的是將半導體器件通過薄膜技術連接固定在基板或框架內，引出端子，再使用特殊的絕緣介質固定起來，提供承載結構保護防止內部器件受到破壞，從而使器件發(fā)揮正常功能的工藝技術?；驅⑵涿枋鰹榘丫哂刑囟üδ艿?a href="http://srfitnesspt.com/v/tag/137/" target="_blank">芯片放置在一個與其兼容的外部容器中，并為芯片運行提供穩(wěn)定的工作環(huán)境。下圖所示，由晶元、封裝基板、鍵合線、焊球以及PCB板等組成為典型封裝結構。

封裝技術常以四個不同的層次區(qū)分，如下圖所示。第一層次為零級封裝，主要是指芯片層次上的互連，包括芯片間以及集成電路元件間的互連。第二層次為一級封裝，它是將一個或多個芯片以合適的形式封裝起來，并將芯片的焊區(qū)和封裝的引腳通過引線鍵合等方式連接。一級封裝也稱為芯片級封裝。第三層次為二級封裝，它是將經一級封裝后的器件連同其它無源器件一同安置在PCB上。二級封裝也稱為板級封裝。第四層次為三級封裝，它是將經二級封裝后的電路板通過疊層、互連插座或柔性電路板等與母板相連，構成整機系統(tǒng)。

優(yōu)良的芯片級封裝可以減輕后續(xù)板級封裝甚至整機封裝的設計壓力。因為芯片級封裝為處于密封環(huán)境中的芯片提供保護，并保障電源與信號正常的輸入與輸出。同時，將芯片產生的熱量散發(fā)到外部環(huán)境，確保芯片能夠在所要求的工作條件下穩(wěn)定且可靠地工作。另外封裝還可以實現電氣連接功能，封裝基板上可以根據需求埋置各種有源無源器件。芯片經封裝后，它的接點連接到封裝外殼的管腳上，這些管腳又經過PCB上的導線與其他器件相連接，從而實現內部電路與外部電路的連接。同時，芯片封裝能夠防止大氣中的雜質對其電路腐蝕。

綜上所述，封裝的基本功能歸結為：電源供給、信號交流、埋置器件、散熱、芯片保護和機械支撐。

2.封裝技術的發(fā)展及分類

隨著無線通信、消費類電子產品以及航空航天電子技術的飛速發(fā)展，作為現代信息技術核心的半導體器件需要最大限度地滿足多功能、小型化、高速率及低功耗等要求。自1965年Gordon Moore提出摩爾定律以來，目前微處理器已經能集成超過10億個晶體管。然而，隨著集成電路特征尺寸進入納米尺度后，傳統(tǒng)的摩爾定律受到嚴峻挑戰(zhàn)。半導體工藝受限于光衍射分辨率極限和材料量子隧穿效應的影響，難以繼續(xù)縮小晶體管尺寸。因此，如何進一步增加單位面積的晶體管數量，降低單晶體管的功耗并提高工作速度，成為當前亟待解決的問題。如下圖所示，在1970s，發(fā)展了直插式的通孔技術，例如雙列直插式封裝技術(DIP)、插針網格陣列封裝技術(PGA)。在十九世紀八十年代，表面貼裝得到發(fā)展，例如小外形封裝(SOP)、方型扁平式封裝技術(QFP)和帶引線的塑料芯片載體(PLCC)；在十九世紀九十年代，發(fā)展了例如芯片尺寸封裝(CSP)、球柵陣列封裝(BGA)等具有系統(tǒng)級封裝(SIP)功能的封裝形式；在二十世紀初，多種SIP技術在市場的驅動下發(fā)展迅速，例如封裝體疊層技術(POP)、晶片級芯片封裝(WL CSP)；在2010年以后，隨著集成密度的進一步提升，硅通孔(TSV)、扇出式晶圓級封裝(FO WLP)得到發(fā)展。當前及未來的很長時間，封裝技術將是延續(xù)甚至超越摩爾定律的關鍵技術，也是集成電路(IC)領域一個強有力的競爭市場。

封裝的分類方法并不統(tǒng)一。根據密封性可以分為氣密性和非氣密性封裝，軍用產品需要在較大溫度范圍內使用，一般采用氣密性封裝，而民用產品則多用非氣密性產品。

封裝產品按材料通常分為：塑料封裝、金屬封裝和陶瓷封裝。塑料封裝主要應用于商業(yè)產品，具有低成本優(yōu)勢，但在芯片散熱、穩(wěn)定性和氣密性方面相對較差。金屬封裝和陶瓷封裝多用于航空航天及軍工領域，散熱、氣密性和穩(wěn)定性均比較優(yōu)良。

從器件與母板的連接方式則可以分為通孔插裝技術(THT)和表面貼裝技術(SMT)。將器件安置在母板的一面、管腳焊在另一面的技術稱之為通孔插裝技術。這種技術中，每個管腳需要占掉母板兩面的空間且焊點面積較大，所需安裝空間較大。在表面貼裝封裝中，管腳和器件焊在同一面，能夠支持回流焊等大規(guī)模生產。

目前還有三種被廣泛使用的封裝技術。

(1)球柵陣列(Ball Grid Array，BGA)封裝

BGA是目前IC封裝熱點技術之一，它是20世紀90年代初出現的新型封裝技術。最先將BGA這項技術投入使用的是摩托羅拉公司，它出現在移動電話的芯片中，隨后康柏公司也將這項技術用于個人電腦和工作站上。它基于插針網格陣列(Pin GridArray，PGA)封裝的陣列布置技術，將插入的針腳改換成微球，同時結合QFP的回流焊技術實現焊接。BGA封裝結構圖如下圖所示。

BGA封裝得到廣泛應用的優(yōu)勢在于以下幾點：

1)較高的IO密度。一方面，BGA管腳通過陣列排布，間距為1.27mm、1.0mm、0.8mm、0.5mm等多種類型，加工相對簡單，焊接方便，成品率高，成為高密度管腳數封裝的最佳選擇。另一方面，封裝面積相對較小，相較于傳統(tǒng)封裝形式面積縮小30%~60%。

2)優(yōu)異的電學性能。BGA封裝芯片的管腳是一個個金屬焊球，相比QFP封裝，寄生電感要小得多。采用這一封裝可以降低互連傳輸損耗，獲得更加優(yōu)異的電性能。

3)可靠性較高。傳統(tǒng)的QFP、PLCC封裝的引線腳均勻地分布在封裝體四周，當IО數越來越多，間距小于0.4mm時，表面貼裝技術設備的精度難以滿足要求，引線腳極易變形，從而導致貼裝可靠性降低。

4)良好的散熱性能。BGA的金屬焊球陣列為散熱提供充足的出口，同時基板的金屬層加大了散熱效率，進一步加強了芯片散熱能力，大幅度提高了芯片高速運行時的穩(wěn)定性。

(2)芯片級(Chip Scale Package，CSP)封裝

CSP封裝和BGA封裝同為20世紀的產物。90年代后期，日本半導體廠家率先推出芯片面積/封裝面積=1:1.1的CSP封裝結構。事實上，許多CSP封裝也均采用BGA形式。美國固態(tài)技術協會對CSP的定義為封裝尺寸不超過裸片的1.2倍的封裝。由于CSP是在原有封裝BGA技術上發(fā)展而來，因此，目前普遍把焊球間距小于lmm的 BGA技術認為是CSP封裝。

CSP的主要競爭優(yōu)勢在于：

1)焊球間距極小。在各種相同尺寸的芯片封裝中，可以容納更多的引腳，應用在IO數超過2000的高性能芯片上。

2)電學性能優(yōu)良。CSP為芯片級封裝在尺寸上比BGA小了很多，因此其布線更加短小，高頻寄生參數很小，提升了信號傳輸質量。

3)封裝無需下填充料。CSP封裝工藝中可以不使用下填充料就能夠使晶元與基板粘合緊密，不會因為熱膨脹而造成應力，節(jié)省了工序，提高了生產效率。

(3)多芯片組件(Multichip Module，MCM)封裝

MCM封裝是SMT后在微電子領域興起并得到迅速發(fā)展的一項引人矚目的新技術。MCM是將2個及以上的裸芯片和其它微型元器件互連組裝在同一塊高密度多層互連基板上，形成高密度、高性能、高可靠性的電子組件，如下圖所示。MCM是在印制電路板和表面貼裝技術的基礎上發(fā)展起來的新一代微電子封裝技術，適應于現代集成電路技術向高密度、高性能、高可靠性、小型化的發(fā)展要求，是實現系統(tǒng)集成一個非常重要的手段。

MCM具備以下特點：

1)將大型集成電路的裸芯片高密度安裝在同一基板上，省去了單獨對芯片的封裝，整體上縮減了組件封裝的尺寸和重量。

2)裸片與基板的面積占比至少達到20%，由于互連線長度縮短，提高了信號的傳輸速率、降低了延遲。

3)能夠將模擬/數字電路、天線、微波器件、功率器件以及貼片器件等合理有效的整合在封裝體內，使之獨立成為一個多功能部件，或者成為電路系統(tǒng)中的子系統(tǒng)。

3.倒裝芯片(Flip-Chip)封裝技術

倒裝芯片起源于20世紀60年代，由IBM率先研發(fā)出來，是將硅片有源區(qū)朝下以倒扣的方式背對基板通過焊料凸點(簡稱Bump)與基板進行互連，芯片放置方向與傳統(tǒng)封裝有源面朝上相反，故稱倒裝芯片，如下圖所示。

近幾年來，倒裝芯片封裝技術已被運用到各種高端電子器件和高密度封裝領域。倒裝芯片作為高輸入輸出的主流封裝技術，輸入與輸出端可以同時分布在整個芯片表面，因而封裝密度更高，信號處理速度更快。它還可以采用類似SMT來加工，是高密度封裝和系統(tǒng)級封裝的發(fā)展方向。Flip-Chip封裝具有鮮明的優(yōu)點，當然也具有其局限性。其優(yōu)點與缺點如下表所示。

總體而言，數字計算和無線通信的快速融合促使半導體技術朝著更高速率、更高集成度和更低功耗的方向發(fā)展。未來的電子系統(tǒng)需要更寬的頻帶、更高的頻率和更低的功耗來處理海量的數據。國際半導體技術藍圖(ITRS)曾在2013年預測時鐘頻率在2022年將上升至20GHz。這使得印刷電路板(Printed Circuit Board，PCB)的設計、封裝的設計和芯片的設計都面臨著嚴峻的電磁兼容(Electromagnetic Compatibility，EMC)挑戰(zhàn)。如果在封裝或者芯片內能夠減少噪聲和電磁干擾，可以極大地減輕后續(xù)PCB級和整機的EMC設計壓力，從而大幅縮短研發(fā)周期和降低成本。

如下圖所示，芯片封裝設計中面臨著眾多的EMC問題，主要包括芯片及鍵合線間的串擾、阻抗不匹配、信號回流路徑不完整及輻射干擾問題。

4.芯片封裝中EMI的耦合路徑

4.1傳導耦合

傳導耦合是干擾源對敏感設備產生干擾的主要路徑之一。干擾源產生的噪聲通過兩者之間的電路連接耦合到敏感設備上，引發(fā)一系列EMI問題。封裝引線或引腳是噪聲耦合進或耦合出IC的主要途徑。例如，同步開關噪聲(SSN)在電源總線上是一個波動的電壓，如果某個電源總線的芯片或封裝上去耦合不充分，則所有以該電源總線為參考的引腳都可能會存在電壓波動。IC上的電壓波動同時會引起連接到芯片上的器件引腳之間產生電壓差，外部的噪聲耦合進入芯片內部。

4.2電場耦合

電場耦合是由于金屬導體之間的分布電容導致的一種耦合。在電子產品中，當金屬物體(如金屬封裝Lid或散熱器)距芯片表面很近時，就會發(fā)生電場耦合。

由于IC的集成度日趨升高，芯片電路對應的功率密度日趨變大，芯片因此產生嚴重的散熱問題。如果不能解決芯片散熱問題，會導致芯片電路加速老化，甚至使芯片引腳焊接部分的焊錫熔化，影響芯片的正常工作。為了解決芯片散熱問題，一般在芯片上方放置散熱器幫助芯片把熱量帶走并散發(fā)掉，使芯片可以在安全的環(huán)境中運轉。但散熱器一般是由高電導率的金屬制成，當在電路板上放置散熱器時，散熱器會大幅度增強芯片到外部的能量耦合，引起腔體諧振。

針對散熱器引起的諧振問題，相關研究人員給出了不同的解決方案，常見的解決思路包括將散熱器和PCB充分連接即將散熱器接地，以及破壞散熱器/PCB所組成的諧振結構。但這兩種方法在工程實施上存在困難，且其作用頻率范圍及實際效果有限。

對于散熱器所引起的諧振問題，雖然輻射出去的電磁能量的源頭是芯片內部的IC，但工程上并不會將它看做IC自身的輻射。IC與散熱器之間是通過電場耦合的，而IC與PCB之間是通過傳導耦合的，散熱器/PCB是有效的輻射天線。

4.3磁場耦合

當高頻電流環(huán)存在于IC封裝的內部，引起相應磁場分布的改變，噪聲能量就會通過磁場進出IC。芯片內部的電流環(huán)磁通量可能會通過互感在器件外部的電流環(huán)路上產生非期望電壓；同理器件外面的電流環(huán)也可能通過磁場耦合影響芯片內部電路的電壓。

4.4輻射場耦合

輻射耦合是指電磁能量通過輻射進行空間轉移，轉移的空間距離一般大于幾個工作波長屬于電磁遠場。電磁遠場與近場相比，電磁遠場電磁場強度小，衰減速度快。

找到引起輻射超標問題的天線結構是解決EMI輻射問題的首要前提。對于確定的天線結構，一般可以采取以下三種措施進行輻射抑制：

1.降低噪聲源的幅度；

2.消除部分的有效天線；

3.切斷噪聲源與天線之間的聯系。

下圖所示，對于一個典型的散熱器結構，芯片內部的IC是噪聲源，散熱器與PCB 上的電源/地平面構成了有效的輻射天線，噪聲源通過電場耦合和傳導耦合與天線聯系起來，通過輻射場耦合輻射到空間區(qū)域，造成EMI輻射超標問題。對于此類EMI輻射超標問題，一般可以通過充分的芯片管腳去耦，從而減小耦合到散熱器上的高頻電流的幅度(降低噪聲源幅度)，或減小集成電路與散熱器之間的耦合電容(切斷噪聲源與天線之間的聯系)來解決。但是這些看起來簡單而行之有效的方法，在實際工程運用中均存在很多問題。

5.共模EMI輻射基本原理

在高速電路設計中，運用差分線傳輸高速信號是解決高頻SI問題的一項重要措施。差分信號可以有效減小軌道塌陷問題，增益高，可以實現遠距離傳輸。但鍵合線、換層信號過孔等阻抗不可控互連結構會導致部分差模信號轉化為共模信號，導致EMI輻射超標。

5.1差分線基本結構與原理

差分對通常以成對的傳輸線形式出現，其中每條傳輸線都可以看做簡單的單端線，但兩者之間存在明顯的耦合關系。因此，類似于單端傳輸線，差分對也有多種不同的截面形式，如下圖所示。

如下圖所示，我們將傳輸線a和b上傳輸的電壓分別記為Va和Vb，

則在接收端接收到的差分信號為：

由于差分對在設計中難以做到完全對稱，因此還存在共模信號。共模信號一般可以表示為：

在理想的工作場景中，共模信號的值是不變的，因此不會引起SI或其他系統(tǒng)問題。但實際上，電路板上傳輸線設計中很小的擾動都會引起共模分量的改變，差分對中共模分量的改變可能會導致EMI輻射超標。

5.2差分和共模電流的基本輻射型

在實際芯片封裝設計中，鍵合線、換層走線等互連線的擾動均可能導致EMI輻射超標高頻信號電流在傳輸線上以回路的形式存在，即信號電流及其返回電流。在回路中傳輸的電流可以分解為差分電流和共模電流兩種基本形式。其中幅度相等、方向相反的差分電流產生的場可以抵消；而幅度及方向均相同的共模電流，產生的電場分量則會相互疊加。以平行雙導線為例，其差分電流和共模電流的電場輻射如下圖所示。

如下圖所示，對于一對長為L，相距s的平行導線，其周圍為均勻的介質(ε，μ)。平行雙導可看作一個二元天線陣列，天線陣列中的每個元素都可以當做偶極子天線。

如下式所示，其中β為相位常數，d為雙導線中心距離：

由上式可知，共模電流產生的電場輻射Ecm與導體的長度L及工作頻率f成正比，與雙導體之間的距離無關。差分電流產生的輻射電場Edm正比于頻率f的平方和回路面積Ls，反比于d。事實上，在實際互連結構中，共模輻射的效率遠遠高于差模輻射。因而，抑制共模輻射是解決EMI問題的關鍵。