從Chiplet看半導體產(chǎn)業(yè)

01.Chiplet助力半導體彎道超車

1、Chiplet優(yōu)勢

摩爾定律指引過去幾十年集成電路產(chǎn)業(yè)發(fā)展。摩爾定律由英特爾創(chuàng)始人之一的戈登· 摩爾（ Gordon Moore） 提出， 其核心內(nèi)容為：在價格不變時，集成電路上可以容納的晶體管數(shù)量每 18-24 個月便會增加一倍， 即：處理器性能大約每兩年翻一倍， 同時價格下降為之前的一半。在過去幾十年， 摩爾定律指引著集成電路產(chǎn)業(yè)發(fā)展。隨著工藝進步， 集成電路上晶體管密度不斷提升， 驅(qū)動計算機性能保持幾何級數(shù)增長， 而性能的快速提升則推動芯片價格迅速下降。

“ 摩爾定律” 發(fā)展陷入瓶頸， 集成電路進入后摩爾時代。從 1987 年的1um 制程至 2015年的14nm制程， 集成電路制程迭代大致符合“ 摩爾定律” 的規(guī)律。但自 2015 年以來，集成電路先進制程的發(fā)展開始放緩，7nm、 5nm、3nm 制程的量產(chǎn)進度均落后于預期。隨著臺積電宣布 2nm 制程工藝實現(xiàn)突破， 集成電路制程工藝已接近物理尺寸的極限，摩爾定律發(fā)展陷入瓶頸， 行業(yè)進入了“ 后摩爾時代”。

Chiplet 可在不改變制程的前提下提升算力， 且保證芯片良率。Chiplet 俗稱“ 芯?！保址Q“ 小芯片組” ，從字面意義上可以理解為“ 粒度更小的芯片” 。它是將一類滿足特定功能的 die，通過 die-to-die 內(nèi)部互聯(lián)技術實現(xiàn)多個模塊芯片與底層基礎芯片封裝在一起， 進而形成一個系統(tǒng)芯片。它可以有效提升芯片的集成度， 是在不改變制程的前提下提升算力， 并且保證芯片生產(chǎn)良率的一種手段。

圖表 1：GPU、 CPU Chiplet示意圖

數(shù)據(jù)來源：電子工程世界， 東莞證券研究所 圖表 2：集成多制程工藝器件的Chiplet異構(gòu)處理器

數(shù)據(jù)來源：芯原股份年報， 東莞證券研究所 與傳統(tǒng)SoC相比，Chiplet 在設計靈活度、設計與生產(chǎn)成本、上市周期等方面優(yōu)勢明顯。傳統(tǒng) SoC，即系統(tǒng)級單芯片，是將多個負責不同類型計算任務的計算單元，通過光刻的形式制作到同一塊晶圓上。隨著摩爾定律放緩， 傳統(tǒng)的 SoC 的生產(chǎn)周期越來越長， 在成本大幅增加的情況下性能提升幅度有限，行業(yè)接近制造瓶頸；與 SoC 不同，Chiplet 是將一塊原本復雜的 SoC 芯片， 從設計時就先按照不同的計算單元或功能單元對其進行分解，然后每個單元選擇最適合的半導體制程工藝進行分別制造，再通過先進封裝技術將各個單元彼此互聯(lián)，最終集成封裝為一個系統(tǒng)級芯片組。
相比傳統(tǒng)的 SoC， Chiplet 能夠有效降低研發(fā)、設計與制造成本， 并顯著提升芯片良率。英特爾公司高級副總裁、 中國區(qū)董事長王銳在2022 世界集成電路大會上表示， Chiplet技術是產(chǎn)業(yè)鏈生產(chǎn)效率進一步優(yōu)化的必然選擇?！安坏岣?a target="_blank">芯片制造良品率， 利用最合適的工藝滿足數(shù)字、模擬、射頻、I/O 等不同技術需求，而且更將大規(guī)模的 SoC 按照不同的功能， 分解為模塊化的芯粒， 減少重復的設計和驗證環(huán)節(jié)，大幅度降低設計復雜程度， 提高產(chǎn)品迭代速度。且有利于后續(xù)的產(chǎn)品迭代，縮短上市周期?！?br /> Chiplet 優(yōu)勢一：降低芯片設計的復雜程度， 有效降低研發(fā)與設計成本。Chiplet 芯粒設計靈活， 且可重復使用， 通過將已知的合格芯片裸片進行集成， 能夠縮短芯片的研發(fā)與設計周期， 降低研發(fā)設計成本。據(jù)悉，設計 28nm 芯片的平均成本為4,000萬美元，設計 7nm 芯片的成本上升至 2.17 億美元。而The Linley Group 的白皮書《Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small》中提出， Chiplet 技術可以將大型 7nm 設計的成本降低 25%。
Chiplet 優(yōu)勢二：提升良率。SoC 將多個不同類型計算任務的計算單元以光刻形式集成在同一片晶圓上，隨著先進制程不斷推進，單位面積上集成的晶體管數(shù)量越來越多， 設計周期越來越長，芯片面積也在加大。高性能計算等領域巨大運算需求推動邏輯芯片運算核心數(shù)量上升， 配套 SRAM 容量、 I/O 數(shù)量隨之提升。隨著芯片面積的加大和集成的晶體管數(shù)量增多，對制造過程中的芯片良率提出較高挑戰(zhàn)，讓芯片生產(chǎn)中的工藝誤差和加工缺陷顯得愈發(fā)明顯，一個微小的缺陷就可能導致整個大芯片報廢。Chiplet 技術將大芯片分割成不同功能模塊進行獨立制造， 通過將廣泛的、 成熟的芯片裸片進行集成，只需保障各個被集成的成熟芯片良率即可， 能夠降低先進制程的研發(fā)與制造風險，有效提升良率。
Chiplet 優(yōu)勢三：大幅降低芯片制造成本。SoC 中的邏輯計算單元對性能要求高， 整體依賴先進制程，具有極高的生產(chǎn)壁壘與制造成本；Chiplet 方案則可針對不同的模塊采取不同的合適的制程，分開制造，最后采用先進封裝技術進行組裝， 能大幅降低芯片的制造成本。 圖表 3：Chiplet 晶圓設計方案

數(shù)據(jù)來源：EE Times， 東莞證券研究所 圖表 4：Chiplet 方案能顯著提升芯片良率

數(shù)據(jù)來源：WikiChip， 東莞證券研究所 后摩爾時代， Chiplet 成為提高芯片算力與集成度的重要途徑。后摩爾時代， 隨著集成度提升，SoC 開始在供電、 功耗和散熱等方面面臨挑戰(zhàn)， 芯片全流程設計成本大幅增加，而制程工藝接近極限， 每次迭代升級都需要付出極大的額外成本， 而隨著性能提升， 發(fā)熱功耗等方面的問題也日益凸顯， 繼續(xù)追求極致工藝的意義已經(jīng)不大。Chiplet 作為當下較受關注的半導體發(fā)展方向， 可有效降低能夠有效降低芯片設計與制造的門檻， 提升良率和節(jié)約成本， 因此成為摩爾定律趨緩背景下提升芯片集成度與算力的重要途徑。 圖表 5：Chiplet 芯片與 SoC 比較

數(shù)據(jù)來源：《后摩爾時代 Chiplet 技術的演進與挑戰(zhàn)》，東莞證券研究所 2、海外科技領域制裁加劇，Chiplet 助力國內(nèi)半導體產(chǎn)業(yè)彎道超車海外科技領域制裁加劇，國內(nèi)半導體先進制程發(fā)展受限。近年來中美摩擦加劇，美國針對中國在高科技領域的限制增多， 企圖通過加大制裁力度來限制國內(nèi)集成電路產(chǎn)業(yè)發(fā)展。2020 年 12 月， 美國將中芯國際列入“實體清單”，限制企業(yè) 14nm 及以下半導體制程的擴產(chǎn)；2022 年 8 月， 美國簽署《芯片與科學法案》 ，主要用于增強美國本土晶圓廠的競爭力， 并明確規(guī)定獲得美國政府補貼的企業(yè)，10 年內(nèi)不得在中國大陸擴產(chǎn) 28nm 以下的芯片制造?！缎酒ò浮?的簽署， 進一步加劇了中美在高科技領域的脫鉤程度， 導致國內(nèi)芯片先進制程發(fā)展受到限制。 圖表 6：海外制裁限制我國半導體產(chǎn)業(yè)發(fā)展

數(shù)據(jù)來源：《中美戰(zhàn)略競爭下兩岸半導體產(chǎn)業(yè)發(fā)展問題研究》，美國商務部，東莞證券研究所 先進制程是提高算力的必要途徑， 臺積電先進制程占比不斷提高。近年來， 人工智能、大數(shù)據(jù)、 自動駕駛和 AIoT 等下游應用的不斷發(fā)展， 對芯片處理與運算能力提出更高的要求， 高性能、 低功耗成為先進制程的發(fā)展方向。從全球晶圓代工龍頭臺積電的各制程營收占比來看， 近年來臺積電先進制程營收占比不斷提升：2022 年前三季度， 臺積電實現(xiàn)營收 6,131.4 億元新臺幣， 其中 5nm 制程占比 28%，7nm 制程占比 26%。而分地區(qū)看，近年來臺積電來自大陸市場的營收占比有所下滑。2022 年，美國市場成為臺積電最大來源，營收規(guī)模達 1.49萬億新臺幣，占比65.96%，中國大陸市場營收 2,451.68 億元，占比10.82%，相比2020年的17.45%大幅下滑。 圖表 7：臺積電 22Q3 收入分布（按制程節(jié)點劃分）

數(shù)據(jù)來源：臺積電法說會， 東莞證券研究所 圖表 8：臺積電 7nm 及以下制程占比不斷提升

數(shù)據(jù)來源：臺積電法說會材料， 東莞證券研究所 海外制裁加劇，Chiplet 有望助力國內(nèi)半導體產(chǎn)業(yè)實現(xiàn)彎道超車。通過先進制程可實現(xiàn)芯片性能的迅速提升， 因此全球晶圓代工龍頭先進制程占比不斷提升， 而中國大陸先進制程發(fā)展受到限制。Chiplet 技術僅對核心Chip 采用先進制程， 其他如存儲芯片、I/O芯片采用成熟制程， 有效降低對先進制程的依賴， 有望成為我國半導體產(chǎn)業(yè)彎道超車的突破口。2022 年 12 月， 我國第一個原生 Chiplet 技術標準——《小芯片接口總線技術要求》 團體標準正式發(fā)布， 這個標準涵蓋了多種應用場景的小芯片接口總線技術要求，包括總體概述、 接口要求、 鏈路層、 適配層、 物理層和封裝要求等， 能夠靈活應對不同的應用場景、 適配不同能力的技術供應商?！犊偩€技術要求》 的發(fā)布， 對于我國集成電路產(chǎn)業(yè)延續(xù)“摩爾定律” ，打破先進制程限制因素，提升產(chǎn)業(yè)綜合競爭力，具有重要意義。 3、新互聯(lián)標準提供行業(yè)規(guī)范，Chiplet 市場規(guī)模有望快速擴張新互聯(lián)標準 UCle 出臺，為集成不同芯片提供標準與技術支持。盡管 Chiplet 優(yōu)勢明顯，但由于過去 Chiplet 互聯(lián)標準并不統(tǒng)一， 各類 Chiplet 產(chǎn)品接口有所不同， 無法“拼接”在一起， 因此行業(yè)發(fā)展受到制約。2022 年 3 月，AMD、英特爾、臺積電、三星、美光、微軟、Meta、Google 等十余家半導體、互聯(lián)網(wǎng)行業(yè)巨頭聯(lián)合成立了 Chiplet 標準聯(lián)盟，正式推出了通用 Chiplet 高速互聯(lián)標準“Universal Chiplet Interconnect Express”（通用芯?；ミB， 簡稱“UCIe” ） ，旨在定義一個開放、可互操作的 Chiplet 生態(tài)系統(tǒng)標準。業(yè)內(nèi)巨頭聯(lián)手推動 Chiplet 接口規(guī)范的標準化， 以實現(xiàn) Chiplet 在封裝級別的普遍互聯(lián)， 構(gòu)建開放的 Chiplet 生態(tài)系統(tǒng)，有助于 Chiplet 行業(yè)快速發(fā)展。
UCle 是唯一具有裸片間接口堆棧的標準， 成為 Chiplet 設計的首選標準。此前為應對Chiplet 設計中所面臨的挑戰(zhàn)，行業(yè)出現(xiàn)了集中不同的標準，但 UCle 是唯一具有完整裸片間接口堆棧的標準， 其他標準都沒有為協(xié)議棧提供完整裸片間接口的全面規(guī)范， 大多僅關注在特定層。而且 UCIe 支持 2D、 2.5D 和橋接封裝， 預計未來還會支持 3D 封裝。新思科技（Synosys） 指出， Ucle 的堆棧本身擁有三層：
協(xié)議層：最上層為協(xié)議層， 通過基于流量控制單元（FLIT） 的協(xié)議實現(xiàn)， 確保最大效率和降低延遲， 支持最流行的協(xié)議， 包括 PCI Express（PCIe） 、 Compute Express Link（CXL） 和/或用戶定義的流協(xié)議；
中間層：用于對協(xié)議進行仲裁與協(xié)商， 以及通過裸片間適配器進行連接管理?；谘h(huán)冗余檢查（CRC） 和重試機制， 該層還包括可選的錯誤糾正功能；
物理層：定義了與封裝介質(zhì)的電氣接口， 是電氣模擬前端（ AFE） 、 發(fā)射器和接收器以及邊帶通道允許兩個裸片之間進行參數(shù)交換與協(xié)商的層級。邏輯 PHY 實現(xiàn)了連接初始化、訓練和校準算法， 以及測試和修復功能。 圖表 9：Ucle 產(chǎn)業(yè)聯(lián)盟董事會成員

數(shù)據(jù)來源：Ucle 官網(wǎng)， 東莞證券研究所 圖表 10：UCIE 的堆?？煞譃槿龑?/p>

數(shù)據(jù)來源：Ucle， Synosys， 東莞證券研究所 國內(nèi)廠商紛紛加入，直接受益于 Chiplet 發(fā)展趨勢。Ucle 的提出， 為集成不同制程工藝、不同廠商、 不同技術的芯片提供了標準與技術支持， 讓晶圓代工廠可以對不同類型的芯片進行集成， 有助于 Chiplet 行業(yè)快速走向成熟。經(jīng)過數(shù)年發(fā)展， Chiplet 技術已逐漸走向商用， 成為芯片廠商較為依賴的技術手段， 也被認為是未來芯片行業(yè)發(fā)展的重要方向。截至目前， 芯原股份、 長電科技、 OPPO、 阿里巴巴等眾多國內(nèi)知名企業(yè)已加入 UCle聯(lián)盟中， 直接受益于相關技術標準，共同構(gòu)建 Chiplet 生態(tài)體系， 助力行業(yè)快速發(fā)展。
Chiplet 市場規(guī)模不斷擴張，預計 2034 年有望達到 570 億美元。Chiplet 可在一定程度上避免摩爾定律放緩的窘境， 全球半導體龍頭企業(yè)積極推進， 市場規(guī)模有望實現(xiàn)高速增長。Omdia 指出， 2018 年全球 chiplet 市場規(guī)模約為 6.45 億美元， 至 2024 年將達到58億美元，預計到 2035 年有望突破 570 億美元， 2018-2035 年復合增長率超過 30%。 圖表 11：全球 Chiplet 芯片市場規(guī)模預測（億美元）

數(shù)據(jù)來源：Omdia， 東莞證券研究所02.Chiplet技術應用領域1、Chiplet 拉動先進封裝、 半導體測試需求近年我國封測產(chǎn)業(yè)穩(wěn)步發(fā)展，行業(yè)增速高于全球平均水平。封測行業(yè)位于半導體生產(chǎn)制造環(huán)節(jié)的下游，需要大量的設備與人員投入， 屬于資本密集型、 人員密集型產(chǎn)業(yè)。過去十余年， 在半導體產(chǎn)業(yè)轉(zhuǎn)移、 人力資源成本優(yōu)勢、 稅收優(yōu)惠等因素促進下， 全球集成電路封測產(chǎn)能逐步向亞太地區(qū)轉(zhuǎn)移， 目前亞太地區(qū)占據(jù)全球約 80%集成電路封測產(chǎn)能。近年來， 全球集成電路封測產(chǎn)業(yè)進入穩(wěn)步發(fā)展期， 2014-2021 年行業(yè)市場規(guī)模復合增長率為 4.27%， 而我國受益于下游智能手機等終端應用的蓬勃發(fā)展， 封測產(chǎn)業(yè)增速領先全球。據(jù)中國半導體行業(yè)協(xié)會數(shù)據(jù)統(tǒng)計， 中國集成電路封測業(yè)年度銷售額從 2014 年的 1,256億美元增至 2021 年的 2,763 億美元， 2014-2021 年符合增長率約為 11.92%， 遠高于同期全球平均水平， 隨著下游應用持續(xù)發(fā)展以及先進封裝工藝不斷進步， 國內(nèi)封測行業(yè)成長空間廣闊。 圖表 12：2014-2021 年全球集成電路封測行業(yè)市場規(guī)模及同比增長率

數(shù)據(jù)來源：Yole， 東莞證券研究所 圖表 13：2014-2021 年中國集成電路封測銷售額及同比增長率

數(shù)據(jù)來源：中國半導體行業(yè)協(xié)會， 東莞證券研究所 本土 IC 設計企業(yè)增多，增大下游封測需求。我國的集成電路設計產(chǎn)業(yè)發(fā)展起點較低，但依靠著巨大的市場需求和良好的產(chǎn)業(yè)政策環(huán)境等有利因素， 已成為全球集成電路設計產(chǎn)業(yè)的新生力量。從產(chǎn)業(yè)規(guī)模來看， 我國大陸集成電路設計行業(yè)銷售規(guī)模從 2010 年的550.0 億元增長至 2022 年的 5,345.7 億美元， 年復合增長率約為 20.87%；而本土產(chǎn)業(yè)鏈的逐步完善， 也為國內(nèi)初創(chuàng)芯片設計公司提供了晶圓制造支持， 疊加產(chǎn)業(yè)資金與政策支持， 以及海外人才回流， 我國芯片設計公司數(shù)量快速增加。據(jù)中國半導體行業(yè)協(xié)會數(shù)據(jù)， 自 2010 年以來， 我國芯片設計公司數(shù)量大幅提升， 2010 年僅為 582 家， 2022 年增長至 3,243 家， 2010-2022 年年均復合增長率約為 15.39%。不斷擴大的集成電路設計市場規(guī)模與不斷增加的 IC 設計企業(yè)數(shù)量也增大對下游半導體封裝、 測試需求， 推動我國集成電路封測產(chǎn)業(yè)發(fā)展。 圖表 14：2010-2021 年國內(nèi)集成電路設計行業(yè)市場規(guī)模及同比增長率

數(shù)據(jù)來源：中國半導體行業(yè)協(xié)會集成電路設計分會年會，東莞證券研究所 圖表 15：2010-2022 年中國芯片設計企業(yè)數(shù)量增長情況

數(shù)據(jù)來源：中國半導體行業(yè)協(xié)會集成電路設計分會年會，東莞證券研究所 封測為我國集成電路領域最具競爭力環(huán)節(jié)，共有四家廠商營收進入全球前十。目前我國集成電路領域整體國產(chǎn)自給率較低， 尤其是在半導體設備、 材料與晶圓制造等環(huán)節(jié)， 與國際領先水平差距較大， 而封測為我國集成電路領域最具國際競爭力的環(huán)節(jié)。近年來，以長電為代表的幾家國內(nèi)封測龍頭企業(yè)通過自主研發(fā)和并購重組， 在先進封裝領域不斷發(fā)力， 現(xiàn)已具備較強的市場競爭力， 有能力參與國際市場競爭。據(jù)芯思想研究院， 2022，中國大陸有 4 家企業(yè)進入全球封測廠商前十名， 分別為長電科技、通富微電、華天科技和智路封測，全年營收分列全球第 3、第 4、第 6 和第 7 位。 圖表16：2022 年全球封測前十強預估排名

數(shù)據(jù)來源：芯思想研究院（2023 年 1 月），東莞證券研究所 注：智路封測的營收包括 UTAC 和日月新半導體 后摩爾時代， 先進封裝成為提升芯片性能的重要途徑。“后摩爾時代” 制程技術突破難度較大， 工藝制程受成本大幅增長和技術壁壘等因素， 進步速度放緩。據(jù)市場調(diào)研機構(gòu)ICInsights 統(tǒng)計， 28nm 制程節(jié)點的芯片開發(fā)成本為 5,130 萬美元， 16nm 節(jié)點的開發(fā)成本為 1 億美元， 7nm 節(jié)點的開發(fā)成本需要 2.97 億美元， 而 5nm 節(jié)點開發(fā)成本則上升至5.4 億美元。從產(chǎn)品開發(fā)角度， 產(chǎn)品進入到大規(guī)模量產(chǎn)前需要多次流片驗證， 帶來費用支出成倍增加。由于集成電路制程工藝短期內(nèi)難以突破，且制程升級對芯片性能提升的邊際收益有所收窄， 通過先進封裝技術提升芯片整體性能成為了集成電路行業(yè)的一個重要發(fā)展趨勢。 圖表 17：不同制程節(jié)點下芯片的成本結(jié)構(gòu)

數(shù)據(jù)來源：IBS， 東莞證券研究所 先進封裝相比傳統(tǒng)封裝優(yōu)勢明顯。先進封裝是相對傳統(tǒng)封裝提出來的概念。傳統(tǒng)封裝主要是以引線框架作為載體， 采用引線鍵合互聯(lián)的形式進行封裝，包含 DIP、 SOP、 SOT、DFN、BGA 等封裝形式；先進封裝指當下最前沿的封裝形式與技術，目前帶有倒裝芯片（Flip Chip，F(xiàn)C）結(jié)構(gòu)的封裝、晶圓級封裝（Wafer Level Package， WLP）、2.5D 封裝、3D 封裝等被認為屬于先進封裝的范疇。
隨著先進制程持續(xù)演進， 以及電子產(chǎn)品不斷向小型化、 高速化、 系統(tǒng)化與低成本化發(fā)展，傳統(tǒng)封裝的局限性愈發(fā)突出。與傳統(tǒng)封裝相比， 先進封裝能夠提升芯片的集成密度與互聯(lián)速度， 有效降低設計門檻， 優(yōu)化功能搭配的靈活性， 能夠增強芯片性能，并改善散熱和可靠性， 因此在高端邏輯芯片、 存儲芯片、 射頻、 圖像處理和觸控芯片等領域得到廣泛應用。Yole 指出，2019 年全球先進封裝市場規(guī)模占總封裝市場比重約為 42.60%，預計2019-2025 年將以 6.6%的年均復合增長率持續(xù)增長，至2025年先進封裝占整個封裝市場的比重有望接近 50%。 圖表 18：傳統(tǒng)封裝與先進封裝比較

數(shù)據(jù)來源：甬矽電子招股說明書，東莞證券研究所 圖表 19：2017-2027 年全球先進封裝細分方向市場規(guī)模預測

數(shù)據(jù)來源：Yole，東莞證券研究所 先進封裝技術是 Chiplet 的基礎， Chiplet 方案大概率會采用先進封裝， 推動先進封裝發(fā)展。Chiplet 具有成本低、周期短、良率高等優(yōu)點，其核心是實現(xiàn)芯片間的高速互聯(lián)，且兼顧多種芯片互聯(lián)后的重新布線， 為實現(xiàn)既定性能， 對 Chiplet 之間的布線密度、 信號傳輸質(zhì)量提出較高要求， 封裝加工精度與難度進一步加大，并且要考慮散熱和功率分配等問題。因此， Chiplet 技術因此需要高密度、 大帶寬的先進封裝技術提供硬件支持，大概率采用先進封裝方案，如 SiP（系統(tǒng)級封裝技術）、RDL（晶圓重布線技術）、Bumping（晶圓凸點工藝）、Fan-in/out（扇入/扇出式封裝） 等。 圖表 20：全球部分先進封裝解決方案

數(shù)據(jù)來源：《先進封裝與異構(gòu)集成》 ， 東莞證券研究所 圖表 21：EMIB 封裝技術

數(shù)據(jù)來源：半導體行業(yè)觀察，東莞證券研究所 圖表 22：CoWOS 封裝技術

數(shù)據(jù)來源：臺積電， 東莞證券研究所 Chiplet 提升半導體測試需求， 利好下游封測廠商、 半導體獨立測試廠商和測試設備供應商。Chiplet 通過將多個裸芯（die） 進行堆疊合封的先進封裝， 通常使用較為復雜的芯片。由于在 Chiplet 中封裝了多個 die， 為確保正常運行， 需要對 Chiplet 進行全檢，以確保每一個裸芯片都能正常工作， 此外需通過邊界掃描(Boundary Scan)測試， 才能確保多個裸芯（die） 互聯(lián)的可靠性。中芯國際在其 2020 年的技術發(fā)展性報告中說道：以 Chiplet 技術生產(chǎn)芯片的可測試性是一個挑戰(zhàn)， 特別是一旦這些小系統(tǒng)被封裝在一起，只有數(shù)量較少的測試引線可以延伸到封裝外；因此， 測試必須分階段進行， 先測試單個的芯片， 然后測試封裝后的完整系統(tǒng)。由此可見， Chiplet 既要對每一個裸芯片進行測試， 也要對裸芯片下的互聯(lián)進行測試， 因此會增大對半導體封測、 半導體封測設備的需求。并對測試設備的數(shù)量和性能都提出更高要求， 利好封測企業(yè)、 半導體獨立測試廠商與半導體測試設備供應商。
全球、國內(nèi)大廠積極布局 Chiplet 先進封裝，共同推動封測產(chǎn)業(yè)發(fā)展。Chiplet 優(yōu)勢顯著， 提高對先進封裝與測試需求， 國內(nèi)及全球OSAT廠、 晶圓代工大廠積極布局支持Chiplet 方案的先進封裝， 目前已取得初步成果。國內(nèi)方面， 長電科技 XDFOI 平臺以 2.5D無 TSV 為基本技術平臺， 并于 2023 年 1 月宣布， XDFOI Chiplet 高密度度多維異構(gòu)集成系列工藝已按計劃進入穩(wěn)定量產(chǎn)階段， 基于利用有機重布線堆疊中介層可實現(xiàn)2D/2.5D/3D 集成， 并已實現(xiàn)國際客戶 4nm 多芯片系統(tǒng)集成封裝產(chǎn)品出貨；通富微電與AMD 合作緊密， 利用次微米級硅中介層以 TSV 將多芯片整合于單一封裝， 已實現(xiàn) 7nm 量產(chǎn)， 5nm 有望于 22H2 實現(xiàn)小規(guī)模試產(chǎn)；華天科技于 3 月 28 日晚間公告， 公司全資子公司華天江蘇擬投資 28.58 億元， 進行“高密度高可靠性先進封測研發(fā)及產(chǎn)業(yè)化” 項目的建設。項目建成投產(chǎn)后形成 Bumping84 萬片、 WLCSP48 萬片、 超高密度扇出 UHDFO 2.6萬片的晶圓級集成電路年封測能力。 圖表 23：全球主要提供 Chiplet 封裝廠商解決方案匯總

數(shù)據(jù)來源：公司官網(wǎng)， 公司公告， 東莞證券研究所 CIS 封測龍頭積極擴張業(yè)務邊界，強化業(yè)務布局。晶方科技最早于 2019 年 3 月出資 3,225萬歐元，收購荷蘭公司 Anteryon 73%股權，2023 年 3 月 27 日晚間， 晶方科技再次公告購買 Anteryon 6.61%股權， 合計持股比例達 81.09%。Anteryon 為全球領先的光學設計與晶圓級光學鏡頭廠商， 并為 ASML 提供光學平臺和晶圓對位傳感器。晶方科技作為全球 CIS 封測龍頭，在晶圓級封裝、TSV 等方面領先優(yōu)勢明顯， 此次通過增資 Anteryon 向***領域進軍， 進一步擴張業(yè)務邊界， 且加強與原有封測業(yè)務協(xié)同， 有利于企業(yè)中長期發(fā)展。 2、IC 載板是先進封裝的關鍵材料，國產(chǎn)替代前景廣闊IC 載板是先進封裝的關鍵材料，下游應用廣泛。IC 封裝基板（IC Package Substrate，又稱 IC 載板） 是先進封裝所采用的一種關鍵專用基礎材料，它用于建立 IC 與 PCB之間的信號連接，此外還起到保護、支撐、散熱以及形成標準化的安裝尺寸的作用。IC 載板作為一種高端 PCB 板，具有高密度、高精度、小型化和輕薄化的特點， 廣泛應用于移動終端、 通信設備、 服務/儲存等下游應用領域。 圖表 24：IC 載板結(jié)構(gòu)示意圖

數(shù)據(jù)來源：digitimes， 東莞證券研究所 圖表 25：IC 載板下游應用領域

數(shù)據(jù)來源：觀研天下， 東莞證券研究所 價值占比：IC 載板為半導體封裝中價值量占比最大的耗材。半導體封裝中所用耗材種類較多， 包括封裝基板、引線框架、鍵合線、封裝樹脂、陶瓷封裝和芯片粘接等， 其中封裝基板占比最高，價值占比接近一半， 連接線/鍵合線、引線框架、封裝樹脂和其他材料占比分別為 46%、13%、10%和 15%。
IC 載板行業(yè)壁壘高于普通 PCB 產(chǎn)品。IC 載板具有高精度、高密度、高性能、小型化及輕薄化等特點，在各種技術參數(shù)上要求較高，尤其是最核心的線寬/線距參數(shù)要遠小于其他種類 PCB 產(chǎn)品， 因此具有較高的技術門檻；資金投入方面，相較其他 PCB 品類， IC載板產(chǎn)線在投產(chǎn)前研發(fā)投入巨大且用時良久， 在產(chǎn)線建設、后續(xù)運營等方面也需要巨大資金持續(xù)投入，尤其是需要巨額的設備采購支出；客戶壁壘方面， IC 載板客戶認證體系較普通 PCB 產(chǎn)品更嚴格， 業(yè)內(nèi)通常采用合格供應商認證制度，認證過程復雜且周期較長，由此可見， 相比其他 PCB 品類，IC 載板具有更高的技術門檻、資金壁壘和客戶認證壁壘。
ABF/BT 載板原材料被海外企業(yè)壟斷， 原料供應瓶頸制約行業(yè)產(chǎn)能擴張。按照封裝材料不同，IC 載板可分為硬質(zhì)基板、柔性基板和 IC 載板，硬質(zhì)基板又可進一步分為 BT、ABF和 MIS 載板。目前ABF 載板與 BT 載板生產(chǎn)所需的重要原材料——ABF/BT 有機樹脂被日本頭部企業(yè)壟斷， 原材料供給較為緊缺。主要原材料的供應短板也制約了行業(yè)產(chǎn)能擴張，預計行業(yè)供不應求局面有望持續(xù)較長時間。 圖表 26：封裝基板分類（按基板材料劃分）

數(shù)據(jù)來源：互聯(lián)網(wǎng)， 東莞證券研究所 行業(yè)競爭格局：日、韓、臺份額絕對領先，大陸企業(yè)占比較低。從 IC 載板發(fā)展過程看，行業(yè)基本遵循“日本-韓國-中國臺灣-中國大陸” 的產(chǎn)業(yè)轉(zhuǎn)移路徑。目前全球 IC 載板產(chǎn)能集中在東亞地區(qū)，但由于我國在該領域起步較晚，目前日、韓、臺企業(yè)仍占據(jù)行業(yè)主導地位， 在技術儲備、 產(chǎn)能規(guī)模、 收入與利潤等方面全方位領先大陸廠商。據(jù) Prismark統(tǒng)計， 全球 IC 載板前三大企業(yè)分別為臺灣欣興電子、 日本揖斐電和韓國三星電機， 行業(yè)市場份額高度集中， 前十大廠商份額占比超過 80%。雖然大陸企業(yè)起步時間晚， 且面臨較高的行業(yè)壁壘， 但受益于本土巨大的市場空間、產(chǎn)業(yè)配套和成本優(yōu)勢， 疊加近年來全球半導體封測產(chǎn)業(yè)逐漸向中國大陸轉(zhuǎn)移，有望直接拉動封裝材料需求。日益旺盛的下游需求和稀缺的產(chǎn)能供給之間已形成較大缺口， 本土以興森、 深南為代表去企業(yè)積推動封裝基板擴產(chǎn)， 以滿足下游客戶需求。 圖表 27：封裝材料價值量占比

數(shù)據(jù)來源：中國產(chǎn)業(yè)信息網(wǎng)，東莞證券研究所 圖表 28：全球 IC 載板競爭格局

數(shù)據(jù)來源：Prismark， 東莞證券研究所 先進封裝拉動 IC 載板需求增長。IC 載板在高端封裝領域已取代傳統(tǒng)引線框架，成為封裝過程中的必備材料。先進封裝增加 IC 載板的層數(shù)， 有效拉動行業(yè)增長，而 Chiplet封裝技術也大大增加了 ABF 載板的需求面積，帶動 ABF 載板需求提升。據(jù) Prismark 統(tǒng)計，2021 年全球 IC 封裝基板行業(yè)規(guī)模達到 142 億美元，同比增長近 40%， 預計 2026年將達到 214 億美元（約 1474 億元） ，2021-2026 年 IC 載板 CAGR 為 8.6%。國內(nèi)方面，預計 2025 年國內(nèi) IC 載板市場規(guī)模將達到 412.4 億元， 占全球比重接近 30%。 圖表 29：2014-2025 年中國 IC 載板市場規(guī)模（億元， 含預測值）

數(shù)據(jù)來源：Omdia，東莞證券研究所 3、Chiplet 采用新型的 IP 復用模式，為半導體 IP 發(fā)展提供新機遇半導體 IP 指預先設計好的功能模塊。半導體 IP 是指集成電路設計中預先設計、 驗證好的功能模塊， 它位于 IC 設計上游， 提供 SoC 所需的核心功能模塊。在芯片設計的過程中， 通過結(jié)合使用 EDA 軟件和半導體 IP， 能有效縮短設計周期， 降低開發(fā)成本。目前大部分芯片廠商采用外購+自主設計部分 IP 相結(jié)合的生產(chǎn)模式， 并結(jié)合外購 EDA 工具進行獨立芯片設計， 因此 fabless 企業(yè)與 IDM 企業(yè)為半導體 IP 廠商的主要下游客戶。
半導體 IP 在 IC 設計中起到不可或缺的作用。半導體 IP 具有性能高、 功耗優(yōu)、 成本適中、 技術密集度高、 知識產(chǎn)權集中、 商業(yè)價值昂貴等特征， 是集成電路設計產(chǎn)業(yè)的核心產(chǎn)業(yè)要素和競爭力體現(xiàn)。隨著芯片種類愈加豐富與先進制程不斷推進， 集成電路的設計流程愈發(fā)復雜， 導致研發(fā)費用加大， 半導體 IP 為簡化 IC 設計流程提供便利， 配合先進的 EDA 工具， IC 設計借助半導體 IP 實現(xiàn)了極大的便利。 Chiplet 開啟新型 IP 復用模式， 為半導體 IP 發(fā)展提供機遇。Chiplet 采取搭積木的方式， 通過 3D 集成等先進集成技術將特定功能的芯片裸片集成在一起， 從而形成一個系統(tǒng)芯片。Chiplet 開啟了 IP 復用新模式， 即硅片級別的 IP 復用；不同功能的 IP，如 CPU、存儲器、 模擬接口等， 可靈活選擇不同的工藝分別進行生產(chǎn)， 從而可以靈活平衡計算性能與成本， 實現(xiàn)功能模塊的最優(yōu)配置而不必受限于晶圓廠工藝；Chiplet 的發(fā)展演進，為 IP 供應商， 尤其是具有芯片設計能力的 IP 供應商， 拓展了商業(yè)靈活性和發(fā)展空間。目前 chiplet 已有少量商業(yè)應用， 并吸引英特爾和 AMD 等國際芯片廠商投入相關研發(fā)，在當前 SOC 早于工藝節(jié)點和成本瓶頸的情況下有望發(fā)展成為一種新的芯片生態(tài)。 圖表 30：Chiplet 通過集成大量 IP 縮短研發(fā)周期， 提升良率

數(shù)據(jù)來源：英特爾，東莞證券研究所 單個芯片可集成 IP 數(shù)量增加，半導體 IP 市場有望實現(xiàn)快速增長。隨著先進制程的演進，線寬的縮小使得芯片中晶體管數(shù)量大幅提升， 使得單顆芯片中可集成的 IP 數(shù)量也大幅增加。以 28nm 工藝節(jié)點為例， 單顆芯片中已可集成的 IP 數(shù)量為 87 個， 當工藝節(jié)點演進至 7nm 時， 可集成的 IP 數(shù)量達到 178 個。單顆芯片可集成 IP 數(shù)量增多為更多 IP 在SoC 中實現(xiàn)可復用提供新的空間， 從而推動半導體 IP 市場進一步發(fā)展。據(jù) IBS 數(shù)據(jù)顯示，導體 IP 市場將從 2018 年的 46 億美元增長至 2027 年的 101 億美元， 年均復合增長率為9.13％ 。其中處理器 IP 市場預計在 2027 年達到 62.55 億美元， 2018 年為 26.20 億美元，年均復合增長率為 10.15％；數(shù)?；旌?IP 市場預計在 2027 年達到 13.32 億美元， 2018年為 7.25 億美元， 年均復合增長率為 6.99％；射頻 IP 市場預計在 2027 年達到 11.24億美元， 2018 年為 5.42 億美元， 年均復合增長率為 8.44％ 。 圖表 31：不同工藝節(jié)點下芯片所集成的硬件 IP 數(shù)量（平均值）

數(shù)據(jù)來源：IBS，芯原股份招股說明書，東莞證券研究所 圖表 32：全球半導體 IP 市場規(guī)模（ 單位：10億美元）

數(shù)據(jù)來源：IBS，芯原股份招股說明書，東莞證券研究所 芯原股份為國內(nèi)半導體 IP 佼佼者，助力 Chiplet 技術發(fā)展。芯原股份為國內(nèi)半導體 IP龍企業(yè)， 主營業(yè)務包括一站式芯片定制服務與半導體 IP 授權服務， 已向市場推出多款一站式芯片定制方案， 致力于打造芯片一體化設計平臺。公司在 IP 技術儲備深厚， 已加入 UCle 聯(lián)盟并推出高端應用處理器平臺， 積極推動 Chiplet 相關技術發(fā)展， 加快Chiplet 產(chǎn)業(yè)化落地。2022 年，公司實現(xiàn)營收 26.79 億元， 同比增長 25.23%，實現(xiàn)歸母凈利潤 7,381.48 萬元， 同比增長 455.31%。在全球半導體景氣下行的大背景下， 得益于公司無產(chǎn)品庫存風險、 無應用領域邊界的獨特商業(yè)模式， 以及逆產(chǎn)業(yè)周期的屬性， 報告期內(nèi)公司業(yè)務實現(xiàn)快速發(fā)展， 行業(yè)地位和市場競爭力不斷提升。

審核編輯 ：李倩