淺析信號(hào)完整性中的串?dāng)_

目前的硬件產(chǎn)品面臨著高密、高速的挑戰(zhàn)。封裝尺寸越來越小，板級(jí)布線密度越來越高；總線接口的時(shí)鐘頻率不斷提高，數(shù)據(jù)速率不斷提高，時(shí)序余量越來越小。同時(shí)信號(hào)的邊沿越來越陡，信號(hào)之間相互干擾越來越嚴(yán)重。

工藝越來越先進(jìn)，信號(hào)電壓擺幅越來越小，導(dǎo)致信號(hào)的噪聲余量越來越小者都導(dǎo)致串?dāng)_造成的影響越來越嚴(yán)重。對(duì)于上個(gè)世紀(jì)90年代幾十兆赫茲的X86系統(tǒng)都已經(jīng)是新鮮事物，IO接口的電平標(biāo)準(zhǔn)大多為5V或者3.3V的TTL電平，一個(gè)時(shí)鐘周期有幾十個(gè)ns，信號(hào)的噪聲裕量（VCC-VIH或者VIL-VSS）甚至?xí)哌_(dá)1V以上。此時(shí)，串?dāng)_對(duì)時(shí)序和噪聲的影響就顯得沒那么重要。然而，數(shù)字技術(shù)發(fā)展日新月異，現(xiàn)在的高速存儲(chǔ)器（如DDR3）速率達(dá)到1600Mbps，DDR4的速率在此基礎(chǔ)上翻一番達(dá)到了3200Mbps，DDR5再翻一番最高速率達(dá)到了6400Mbps。如此高的數(shù)據(jù)速率一個(gè)數(shù)據(jù)UI只有156ps，這就對(duì)系統(tǒng)的時(shí)序設(shè)計(jì)提出了更高的要求。同時(shí),隨著速率的提升IO電壓也在不斷地降低，這對(duì)信號(hào)之間的噪聲干擾控制是一個(gè)新的挑戰(zhàn)。

廣義上來講任何兩個(gè)網(wǎng)絡(luò)之間都存在串?dāng)_。串?dāng)_是指有害信號(hào)從一個(gè)網(wǎng)絡(luò)轉(zhuǎn)移到另一個(gè)網(wǎng)絡(luò)，串?dāng)_是發(fā)生在一個(gè)網(wǎng)絡(luò)的信號(hào)路徑及返回路徑和另一個(gè)網(wǎng)絡(luò)的信號(hào)路徑及返回路徑之間的一種效應(yīng)。

系統(tǒng)中信號(hào)之間串?dāng)_影響的主要表現(xiàn)有兩個(gè)方面：第一，串?dāng)_會(huì)使傳輸線的特征阻抗和傳播速度發(fā)生變化，影響系統(tǒng)的時(shí)序問題；第二，串?dāng)_會(huì)在其它傳輸線上引入感應(yīng)噪聲，使信號(hào)的噪聲容限減小。這一噪聲也有可能發(fā)生在信號(hào)的邊沿導(dǎo)致抖動(dòng)增加或者時(shí)鐘信號(hào)邊沿不再單調(diào)，等等這些都可能導(dǎo)致系統(tǒng)設(shè)計(jì)的失敗。

01

電路角度理解串?dāng)_

當(dāng)信號(hào)沿傳輸線傳播時(shí)，信號(hào)路徑和返回路徑之間將產(chǎn)生電力線；圍繞在信號(hào)路徑和返回路徑周圍也有磁力線圈。這些場(chǎng)會(huì)延伸到周圍的空間。相鄰傳輸線之間的場(chǎng)的相互作用就會(huì)產(chǎn)生串?dāng)_。

我們可以把這種電場(chǎng)和磁場(chǎng)的耦合，簡(jiǎn)化為電路中的容性和感性耦合。串?dāng)_就主要表現(xiàn)為容性串?dāng)_和感性串?dāng)_。

串?dāng)_是不同傳輸線之間的能量耦合，引起串?dāng)_的原因不同傳輸線或者信號(hào)的傳輸路徑之間存在著電磁場(chǎng)耦合。這一耦合只與作為信號(hào)傳輸載體的傳輸線的無源特性相關(guān)。有人會(huì)說，傳輸線間的耦合如果只和傳輸線結(jié)構(gòu)的無源特性相關(guān)，那為什么隨著信號(hào)速率的提高串?dāng)_會(huì)越來越嚴(yán)重呢？

傳統(tǒng)的信號(hào)完整性理論都會(huì)把傳輸線間的電磁場(chǎng)耦合分成容性耦合和感性耦合。兩條傳輸線通過電場(chǎng)產(chǎn)生的耦合以互容Cm表示，侵害網(wǎng)絡(luò)通過互容在受害網(wǎng)絡(luò)上引起的噪聲電流

傳輸線間通過磁場(chǎng)產(chǎn)生的耦合以互感Lm表示，侵害網(wǎng)絡(luò)通過互感在受害網(wǎng)絡(luò)上引起的噪聲電壓

可見，噪聲電流Ic與互容Cm和電壓變化率dV/dt成正比，噪聲電壓VL同互感Lm和電流變化率dI/dt成正比。

其中，Cm和Lm代表了傳輸線間的耦合，即傳輸線的無源特性；

電流噪聲Ic乘以被害網(wǎng)絡(luò)的阻抗也可以表示為噪聲電壓；

dV/dt其實(shí)就是信號(hào)邊沿的斜率，反映的是激勵(lì)信號(hào)的特性。

在信號(hào)幅度一定的情況下噪聲電流和信號(hào)的上升時(shí)間成反比，同樣由噪聲電壓的計(jì)算公式也可以得出這一結(jié)論。

實(shí)際上信號(hào)的上升時(shí)間dt的長短對(duì)應(yīng)的就是信號(hào)的頻譜帶寬，信號(hào)上升時(shí)間越短信號(hào)的有效頻譜成分越高產(chǎn)生的串?dāng)_噪聲越大，信號(hào)的上升時(shí)間dt越大信號(hào)的有效頻譜成分越低產(chǎn)生的串?dāng)_噪聲越小。分析到這一層次，我們可以清楚地知道串?dāng)_與無源的傳輸線的物理結(jié)構(gòu)和激勵(lì)信號(hào)本身特性這兩個(gè)方面相關(guān)，無源的傳輸線的物理結(jié)構(gòu)確定以后，串?dāng)_的值由激勵(lì)信號(hào)的特性所決定，也就是說不同頻率成分的信號(hào)通過同一無源系統(tǒng)所產(chǎn)生的串?dāng)_也是不同的。

01 - 1

容性串?dāng)_

如下圖所示，把信號(hào)的上升沿看作是沿動(dòng)態(tài)線移動(dòng)的電流源，信號(hào)前沿區(qū)，有容性耦合電流流入靜態(tài)線。

上圖所示，紅色箭頭所示為后向電流，下面綠色箭頭所示為前向電流。它們的傳播及疊加示意如上，前向電流和后向電流方向相反，但產(chǎn)生的噪聲電壓都是正的。

很明顯，綠色的前向電流產(chǎn)生的噪聲隨著時(shí)間的推移寬度不變，但幅度在增大；而紅色所示的后向電流產(chǎn)生的噪聲幅度不變、寬度在增加，直到信號(hào)邊沿到達(dá)接收端前向噪聲電壓的寬度達(dá)到最大值2倍的TD（傳輸線延時(shí)）。

01 - 2

感性串?dāng)_

相鄰布線之間的互感在受害網(wǎng)絡(luò)產(chǎn)生一個(gè)感應(yīng)電壓。

上圖所示，上邊紅色箭頭是后向電壓，下面綠色箭頭是前向電壓的傳播及疊加示意圖。前向噪聲電壓為負(fù)和后向噪聲電壓為正。

與容性串?dāng)_類似，綠色的前向電流產(chǎn)生的噪聲隨著時(shí)間的推移寬度不變，但幅度在增大；而紅色所示的后向電流產(chǎn)生的噪聲幅度不變、寬度在增加，直到信號(hào)邊沿到達(dá)接收端前向噪聲電壓的E寬度達(dá)到最大值2倍的TD（傳輸線延時(shí)）。

01 - 3

近端串?dāng)_

近端串?dāng)_其實(shí)就是后向的容性和感性串?dāng)_之和。上面對(duì)于容性和感性串?dāng)_的分析可知，在大于RT時(shí)間之后無論容性和感性的后向串?dāng)_的幅度都是固定的。如下所示為近端串?dāng)_的計(jì)算式，串?dāng)_僅和互容、互感與傳輸線自容、自感的比值相關(guān)。

下圖為微帶線和帶狀線在不同線間距情況下的近端串?dāng)_系數(shù)?？擅黠@看出：隨著線間距增大，近端串?dāng)_減小，當(dāng)信號(hào)線間距在3W以上時(shí)，近端串?dāng)_在一個(gè)比較低的水平。

01 - 4

遠(yuǎn)端串?dāng)_

遠(yuǎn)端串?dāng)_其實(shí)就是前向的容性和感性串?dāng)_之和。上面對(duì)于容性和感性串?dāng)_的分析可知，遠(yuǎn)端串?dāng)_會(huì)隨著信號(hào)的向前傳播而累加。如下所示為遠(yuǎn)端串?dāng)_的計(jì)算式，遠(yuǎn)端串?dāng)_和互容、互感與傳輸線自容、自感的比值相關(guān)，并且容性前向串?dāng)_和感性的前向串?dāng)_方向相反。

遠(yuǎn)端串?dāng)_系數(shù)：

我們注意到：如果所有導(dǎo)線周圍的介質(zhì)材料是同質(zhì)的，而且是均勻分布的，如兩條耦合的完全嵌入式微帶線或兩條耦合帶狀線，則相對(duì)容性耦合和相對(duì)感性耦合是完全相同的，在這種結(jié)構(gòu)中就不會(huì)出現(xiàn)遠(yuǎn)端串?dāng)_。

而微帶線由于信號(hào)線的介質(zhì)在PCB板上是PP，板外的介質(zhì)是空氣，有著不同的介電常數(shù)。因此，微帶線的遠(yuǎn)端串?dāng)_要大于帶狀線。

而實(shí)際上，我們使用的介質(zhì)并不是均勻的：

（1）通常的FR4介質(zhì)是由玻璃纖維和環(huán)氧樹脂編制而成，而玻璃纖維和樹脂的介電常數(shù)是不同的。

（2）玻璃纖維的編織有疏有密；不同類型的介質(zhì)樹脂的含量也不盡相同。

因此，實(shí)際的設(shè)計(jì)中，帶狀線也會(huì)還是會(huì)存在遠(yuǎn)端串?dāng)_。使用介電常數(shù)為均勻穩(wěn)定的介質(zhì)，并盡量使用帶狀線布線對(duì)減小串?dāng)_、提高高速鏈路性能非常重要。

02

電路角度理解串?dāng)_的局限

以上所講的容性、感性、近端、遠(yuǎn)端串?dāng)_都是從電路的角度來理解串?dāng)_。不知道大家有沒有發(fā)現(xiàn)一些不對(duì)的地方。按照容性串?dāng)_和感性串?dāng)_前向串?dāng)_的解釋，前向串?dāng)_的值應(yīng)該是一直疊加下去，信號(hào)線越長，串?dāng)_的幅值越大才對(duì)。但實(shí)際的測(cè)試情況是這樣的嗎？

真實(shí)的近端和遠(yuǎn)端串?dāng)_的測(cè)試結(jié)果如下，我們發(fā)現(xiàn)遠(yuǎn)端串?dāng)_是會(huì)飽和的，并不會(huì)無限的增大下去。

傳統(tǒng)的、電路角度的串?dāng)_解釋是在假設(shè)產(chǎn)生串?dāng)_的過程中，也就是信號(hào)在傳輸?shù)倪^程中，信號(hào)本身沒有變化的基礎(chǔ)上得出的結(jié)論！

顯然這是不可能的。因?yàn)殡S著信號(hào)的傳輸，信號(hào)的能量已經(jīng)通過容性和感性耦合進(jìn)入到了受害網(wǎng)絡(luò)了，這樣的話攻擊線上的信號(hào)本身已經(jīng)有了一定的衰減。

攻擊線上的入侵信號(hào)也會(huì)失真。這個(gè)失真主要來自于兩個(gè)方面：

（1）傳輸線損耗；

（2）耦合到受害網(wǎng)絡(luò)上的能量。

上面所講到的容性串?dāng)_、感性串?dāng)_、近端串?dāng)_、遠(yuǎn)端串?dāng)_的公式都是從電路角度得出的，目的是便于我們理解串?dāng)_，但并不準(zhǔn)確。因此，那些公式?jīng)]必要死記硬背，只需要了解串?dāng)_和哪些因素相關(guān)即可。后面有機(jī)會(huì)會(huì)講一下S參數(shù)，用S參數(shù)來表示串?dāng)_更加方便也更準(zhǔn)確。

03

串?dāng)_的控制

接下來該講一講控制串?dāng)_的方法。首先從信號(hào)路徑考慮控制串?dāng)_：

?減小走線并行長度；

?拉大布線間距；

?避免相鄰層布線；

?減小傳輸線與參考平面的間距。

?關(guān)注阻抗的影響！

驅(qū)動(dòng)器的阻抗一般比較低，如果沒有匹配的話在串?dāng)_到達(dá)驅(qū)動(dòng)器端將發(fā)生負(fù)反射（反射系數(shù)為負(fù)數(shù)），串?dāng)_將返回遠(yuǎn)端影響負(fù)載的接收。

對(duì)于TTL、CMOS等電平負(fù)載端阻抗一般為高阻，遠(yuǎn)端串?dāng)_會(huì)在負(fù)載端由于全反射而加倍。

因此，源端和負(fù)載端的阻抗匹配，不僅能夠消除有用信號(hào)的反射，而且也能消除串?dāng)_信號(hào)的反射，有利于降低串?dāng)_。

其次，減小串?dāng)_不僅需要從信號(hào)路徑入手更要關(guān)注信號(hào)的返回路徑，同時(shí)也要考慮相鄰過孔之間的垂直耦合。

?布線與過孔之間：關(guān)鍵信號(hào)不要走進(jìn)其它信號(hào)的antipad區(qū)域。其它信號(hào)也不能進(jìn)入關(guān)鍵信號(hào)過孔的antipad。

?過孔與過孔之間的垂直耦合：由于信號(hào)在流經(jīng)過孔時(shí)，返回路徑比較復(fù)雜，因此如果過孔之間的間距太近，串?dāng)_也會(huì)非常嚴(yán)重；

?返回路徑之間：如一組總線同時(shí)跨分割的情況，雖然信號(hào)線間距比較大，但是會(huì)存在很多信號(hào)的返回路徑重疊的情況，也會(huì)產(chǎn)生嚴(yán)重的串?dāng)_。

?布線與平面之間（電源）；如果信號(hào)線以高電壓、大噪聲的電源為參考平面，那么電源噪聲也會(huì)耦合到信號(hào)線上。