LTspice的真正價值是什么？

一切都很完美

我從一個案例開始，該案例展示了工程師如何在工作臺上（或使用模擬器）被卷入“理想”組件的謬誤中。順便說一句，舉一個雙晶體管非穩(wěn)定電路的簡單例子。該電路是對稱的，并且使用理想元件，在仿真中不太可能振蕩。在現(xiàn)實生活中，一個晶體管的β值會比另一個晶體管略高，并且會更早地開始傳導(dǎo)，從而在工作臺上開始振蕩。我們可以在模擬中通過放置初始條件來幫助模擬器來解決這個問題。如果你運行下面的模擬，你就會明白我的意思。如果您通過右鍵單擊 .ic 語句并更改單選按鈕將 .ic 語句從注釋轉(zhuǎn)換為 SPICE 指令，您將看到這提供了啟動振蕩器的輕微不平衡。

回到這個案例，客戶報告了我們的放大器之一ADA4522的臺式測試問題，他們使用該放大器對分流器上的電壓進行差分檢測。在該應(yīng)用中，分流器測量電機線圈中的電流，因此沒有理由將其參考到地。

令人驚訝的行為是，差分放大器的輸出似乎也取決于分流器兩端的失調(diào)電壓。如果他們將檢測電阻與電路隔離，并用一個眾所周知的電流驅(qū)動它，放大器輸出就會反映該電流。相反，如果在分流器和本地接地之間引入任何直流失調(diào)，放大器輸出就會發(fā)生變化，比40V直流失調(diào)的預(yù)期值改變約20mV。在100mV的信號上，40%的誤差是一個問題。客戶通過改變正負直流偏移量進行了實驗，發(fā)現(xiàn)與預(yù)期行為的偏差基本上與偏移呈線性關(guān)系。

圖1顯示了通過分流器在100 mA時100 mV的預(yù)期放大器輸出，無偏移，但輸出與預(yù)期值呈線性偏差，施加的失調(diào)。

圖1 - 并聯(lián)直流失調(diào)對高端電流測量輸出的影響

他們撓了撓頭，但最終決定將實驗轉(zhuǎn)移到LTspice，通過使用“打開此宏模型的示例電路”按鈕來模擬電路，并添加一個源來模擬共模直流偏移。

仿真與臺架測試相匹配，因為輸出與直流偏移具有線性依賴性，但數(shù)量級要小得多;小于±2mV，而不是他們在硬件中觀察到的±50mV。如下面的結(jié)果所示，由于放大器的失調(diào)電壓和偏置電流，無直流偏移時的預(yù)期值與±1V直流失調(diào)時的預(yù)期值±42.20mV之間存在很小的差異：

獲得電路洞察力

那么，ADA4522有什么問題呢？嗯，沒有。任何運算放大器都顯示出類似的結(jié)果或更糟的結(jié)果。施加共模電壓時的線性失調(diào)是由電阻失配引起的，因為容差會影響電路的共模抑制比（CMRR）。實際上，該電路放大了共模電壓和差壓，盡管幅度較小。在1991年的一篇文章中，拉蒙·帕拉斯-阿雷尼和約翰·韋伯斯特[2]結(jié)果表明，假設(shè)一個完美的運算放大器，共模抑制比為

其中Ad是差動放大器的增益，T是電阻容差。根據(jù)Pallás-Areny的說法，即使放大器本身具有無限的CMRR，對于單位增益配置，使用1%電阻時，您應(yīng)該預(yù)期的CMRR為34 dB或20mV / V最壞情況，而對于0.1%電阻，您應(yīng)該期望不會優(yōu)于54dB或2mV / V的最壞情況。重要的是電阻對之間值的緊密匹配，而不是絕對容差。

我問客戶使用的電阻器是什么容差電阻器，他們確認它們是1%電阻器。他們測量的共模誤差顯示為20mV/10V = –54dB。因此，他們從 0% 的電阻器中看到 1.1% 的匹配容差性能 – 確實是非常好的 1% 電阻。

尋找解決方案

為了解決放大器增益通過不匹配的電阻設(shè)置的事實，客戶可以通過兩種方式改善設(shè)計的共模抑制：

在輸入端放置一個設(shè)置為增益為1的差動放大器（具有足夠的帶寬）。跟隨差分放大器與另一個放大器產(chǎn)生所需的增益。這些差動放大器具有片內(nèi)激光調(diào)整（匹配）電阻，產(chǎn)生90dB或更好的CMRR。電源電流也更低。

堅持使用前端的ADA4522，但放棄單個電阻，并使用LT5400-1四通道匹配電阻網(wǎng)絡(luò)。LT5400 的修整電阻器提供了 0.01% 的匹配，采用這種設(shè)置可產(chǎn)生一個 74dB CMRR 或更好的匹配。

在仿真中使用 CMRR

我們可以創(chuàng)建一個LTspice仿真文件，顯示電阻失配的影響。在其中，我們可以使用 .step 參數(shù)指令查看完美電阻、0.1% 電阻和 1% 電阻，然后使用 .measure 指令計算每種情況下的 CMRR。

審核編輯：郭婷