0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

EVM對系統(tǒng)性能的影響

criterion123 ? 來源:criterion123 ? 作者:criterion123 ? 2023-06-28 04:26 ? 次閱讀

EVM與調(diào)變階數(shù)

pYYBAGSbRPGANvRTAAEZWk3Pak8563.png

由上表可以知道 調(diào)變越高階 其EVM的要求越嚴格

這是因為 調(diào)變越高階的信號 在傳送過程中 越容易被噪聲干擾

以下圖為例 假設你射飛鏢 請問哪張圖比較容易射中?

很明顯是右圖 對吧?

pYYBAGSbRPKAIVrNAAqbOlwl7TI149.png

所以 才需要更嚴格的EVM規(guī)格 確保信息的調(diào)變精確度

影響EVM的要素

一般而言 會讓EVM變差的 有以下因素[1]:

poYBAGSbRPGADIqEAAFLzld0PrM407.png

其實還有一點 那就是反饋路徑 由下圖可知

目前諸多前端模塊 都有反饋路徑

poYBAGSbRPCAA4Z-AAD1idHbExs005.png

倘若反饋路徑受到干擾 或是阻抗離50歐姆太遠

其AM-AM會受到影響 進而影響EVM性能

EVM的兩個維度

EVM VS Time

poYBAGSbRPGADTd8AAFNh0selKg312.png

由[1]可知道 若振幅在某時間點大幅變化 則該時間點的EVM也會

比其他時間點來得高 由下圖可知[4] 以WIFI為例 因為是分時多任務

其波形為Burst Mode 故在Rising/Falling時 其振幅變化最大

這也是為何EVM在頭尾的時間點 會比中間段時間點來得高

呈現(xiàn)”U”字形

pYYBAGSbRPGANHwxAAT59hRye3g836.png

EVM VS Power

pYYBAGSbRPGARUZgAAEcflwI39M921.png

同EVM VS Time的圖一樣 也是”U”字形

因為EVM跟SNR成反比

pYYBAGSbRPCAVHF9AAAGfw4X4gk567.png

因此我們朝

“為何SNR在小功率與大功率時 會特別低”

就可以理解清楚了

小功率時 因為訊號較微弱 容易受到噪聲影響

故SNR會偏低 則EVM偏高

大功率時 則是因為可能會因為飽和 而導致諸多非線性效應誕生

使其Noise Floor會嚴重上漲 故SNR下降 EVM偏高

EVM在小功率時 變差的影響因素

針對小功率時的EVM 我們舉兩項

前述會讓EVM變差的因素來說明

一項是Carrier Feedthrough或稱LO Leakage

另一項是Phase Noise

下圖是零中頻發(fā)射器的架構(gòu)圖

poYBAGSbRPGAQTK5AAbhrEeIZiU226.png

RF訊號 是由基頻訊號 與LO訊號 混波得來

假設

RF = LO – BB

那么我們得知 會有三項 我們不需要的噪聲

LO + BB

LO

DC Component

RF = LO – BB 我們稱為LSB (Lower SideBand)

是我們需要的訊號

但混波過程中 也會有LO + BB的產(chǎn)物

稱為USB (Upper Sideband) 是噪聲

以及LO信號 直接泄漏到混波器輸出端

該產(chǎn)物稱為Carrier 也是噪聲

poYBAGSbRYaASZR1AAFUyUJqwQM075.png

另外 在IQ訊號 尚未升頻時 若挾帶直流訊號

該直流訊號 會跟著IQ訊號一并升頻 最終出現(xiàn)在頻譜上

該產(chǎn)物亦稱為Carrier 也是噪聲

而這三個產(chǎn)物 由于都離基頻跟RF訊號太近

幾乎無法靠硬件濾掉 只能靠軟件的算法

加以抑制 稱為Sideband suppression

以及Carrier Suppression

我們看下圖

poYBAGSbRPCAfWmmAACrPZk0hlM648.png

當小功率時 其Carrier leakage 甚至會比訊號還大

其SNR肯定不好 連帶EVM就飆升

再來是Phase Noise影響

pYYBAGSbRaaAIqeXAAGG0KHERPg564.png

由上圖可知 Phase Noise會讓Noise Floor上漲

該影響在小功率時特別明顯 因為SNR會顯著下降

故EVM會飆升

EVM的迭加計算

pYYBAGSbRPCAMYaZAADTEM3gmcY901.png

由上述公式可知 最終量到的EVM 其實是由發(fā)射路徑上

每個組件的EVM 最終加總得到

因此結(jié)合前面所說 收發(fā)器的輸出RF訊號 因為訊號較微弱

故容易受到噪聲影響 例如Phase Noise或Carrier Feedthrough

使得EVM飆高

poYBAGSbRPGAC-IRAAD8XPyKQ88471.png

而此時再經(jīng)過PA的貢獻后 最終量到的EVM 肯定不好

因此 EVM不好時 除了懷疑PA之外

更需要確認 是不是收發(fā)器輸出RF訊號的EVM 就已經(jīng)不好了

確認的方法 可以直接外灌訊號給PA

pYYBAGSbRPGAEpDKAAUNVRpQo1w563.png

倘若單獨量PA 量出來為-40dB

而板子上量到的 為-35dB

那表示收發(fā)器出來的EVM 為-36.65dB

故此時要改善的目標 其實是收發(fā)器 而非PA

當然 量測前 也要注意儀器本身的EVM

因為也會列入量測EVM值的計算

換言之 有可能單獨PA量出來的EVM很高

主因是儀器的EVM高 而非PA本身EVM高

一般來講 儀器本身的EVM 要低于待測物 5dB ~ 10dB

才不會影響到待測物 自身量出來的EVM[1]

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號
    +關注

    關注

    11

    文章

    2767

    瀏覽量

    76472
  • EVM
    EVM
    +關注

    關注

    3

    文章

    256

    瀏覽量

    40883
  • 前端模塊
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10701
收藏 人收藏

    評論

    相關推薦

    ADC中的ABC:理解ADC誤差對系統(tǒng)性能的影響

    ADC中的ABC:理解ADC誤差對系統(tǒng)性能的影響
    發(fā)表于 10-29 14:29

    B4600A系統(tǒng)性能分析工具集

    B4600A系統(tǒng)性能分析工具集
    發(fā)表于 03-06 08:01

    如何影響FFX輸出并最終影響系統(tǒng)性能?

    嗨, 關于STA311B的一些快速問題。 XTI的時鐘質(zhì)量如何影響FFX輸出并最終影響系統(tǒng)性能? 您是否有任何參考設計,圖表或圖表顯示ADC的電源糾錯的潛在好處。 IC可以用FD2233D
    發(fā)表于 07-25 07:36

    PNA校準電纜長度和VNA系統(tǒng)性能

    PNA校準 - 電纜長度和VNA系統(tǒng)性能
    發(fā)表于 09-19 06:10

    哪些方法可以改善PDN對電源系統(tǒng)性能?

    配電網(wǎng)絡 (PDN) 是所有電源系統(tǒng)的主干部分。隨著系統(tǒng)電源需求的不斷上升,傳統(tǒng) PDN 承受著提供足夠性能的巨大壓力。對于功耗和熱管理而言,主要有兩種方法可以改善 PDN 對電源系統(tǒng)性能
    發(fā)表于 10-28 06:51

    鏡像對系統(tǒng)性能的影響有哪些?

    鏡像抑制基礎知識可減少AD9361和AD9371中正交不平衡的技術(shù)鏡像的來源、含義及對系統(tǒng)性能的影響
    發(fā)表于 03-29 07:59

    如何提高FPGA的系統(tǒng)性能

    本文基于Viitex-5 LX110驗證平臺的設計,探索了高性能FPGA硬件系統(tǒng)設計的一般性方法及流程,以提高FPGA的系統(tǒng)性能。
    發(fā)表于 04-26 06:43

    感知系統(tǒng)性能評估分析解決方案 精選資料分享

    智能駕駛的快速發(fā)展離不開感知系統(tǒng)性能的提升,同時感知系統(tǒng)性能的優(yōu)劣也制約著智能駕駛方案的實際落地。在感知系統(tǒng)研發(fā)過程中,每時每刻都需要進行性能檢測評估以了解不同感知
    發(fā)表于 07-27 06:45

    ADC中的ABC理解ADC誤差對系統(tǒng)性能的影響

    ADC中的ABC理解ADC誤差對系統(tǒng)性能的影響
    發(fā)表于 04-16 23:33 ?14次下載
    ADC中的ABC理解ADC誤差對<b class='flag-5'>系統(tǒng)性能</b>的影響

    優(yōu)化BIOS設置提高系統(tǒng)性能

    BIOS設置對系統(tǒng)性能的影響非常大,優(yōu)化的BIOS設置,可大大提高PC整體性能,不恰當?shù)脑O置會導致系統(tǒng)性能下降,運行不穩(wěn)定,甚至出現(xiàn)死機等現(xiàn)象。下面就BIOS中影響系統(tǒng)性能
    發(fā)表于 10-10 14:27 ?43次下載

    頻偏對脈沖成型多載波系統(tǒng)性能的影響分析

    頻偏對脈沖成型多載波系統(tǒng)性能的影響分析:該文提出了一種基于脈沖成型多載波系統(tǒng)中頻偏對系統(tǒng)性能影響的分析方法。該方法首先把解調(diào)后的輸出分為信號及頻偏帶來的ICI 和ISI
    發(fā)表于 10-29 12:50 ?11次下載

    孔徑不確定度與ADC系統(tǒng)性能

    孔徑不確定度與ADC系統(tǒng)性能
    發(fā)表于 11-25 00:04 ?21次下載
    孔徑不確定度與ADC<b class='flag-5'>系統(tǒng)性能</b>

    介紹SoC FPGA系統(tǒng)性能(2)

    深入介紹在系統(tǒng)性能方面評估供應商應該關注的某些重要主題
    的頭像 發(fā)表于 06-22 00:57 ?2161次閱讀
    介紹SoC FPGA<b class='flag-5'>系統(tǒng)性能</b>(2)

    關于系統(tǒng)性能的實際測試介紹

    系統(tǒng)性能實際測試
    的頭像 發(fā)表于 08-21 01:29 ?2216次閱讀

    LDO基礎知識:噪聲-降噪引腳如何提高系統(tǒng)性能

    LDO基礎知識:噪聲-降噪引腳如何提高系統(tǒng)性能
    的頭像 發(fā)表于 09-18 10:58 ?1160次閱讀
    LDO基礎知識:噪聲-降噪引腳如何提高<b class='flag-5'>系統(tǒng)性能</b>