0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

LUT是什么構成的?FPGA里的LUT有什么作用?

冬至子 ? 來源:玩兒轉FPGA ? 作者:包春 ? 2023-06-28 10:56 ? 次閱讀

首先開門見山的回答這個問題——LUT的作用是 實現所有的邏輯函數 ,也就是類似于計算Y=A&B+C+D之類的算式結果!

LUT是什么構成的?

xilinx的LUT是4輸入1輸出的 RAM ,也就是4根地址線的,一根數據線的RAM,并且I1是高地址位,I4是低地址位,樣子參考下圖。I1到I4就是地址線,O是輸出數據線。

圖片

RAM怎么實現邏輯運算?

假設要實現運算Y=A&B+C+D。假設I1代表A,I2代表B,I3代表C,I4代表D,O代表Y。此時將下表存入LUT中。從下表可以看出,LUT存儲的就是函數Y=A&B+C+D的真值表。 **4個輸入信號的地址對應的位置上存儲的就是4個地址進行邏輯運算后的真值!** 這樣任何4輸入的所有邏輯運算都可以通過存取真值表的方法實現。一旦輸入地址中的任何一個數,立馬就會輸出存儲位置上對應的結果。

1.jpg

verilog怎么實現上面的函數呢?

reg Y;

reg [3:0] I ;

always@(*)begin Y=(I[0] & I1) | I2 | I3;end

請注意( )里面是 ,代表不需要時鐘,實現的是組合邏輯。如果最后一行變成如下:

always@(posedge clk)begin Y=(I[0] & I1) | I2 | I3;end

則生成的不是一個LUT是一個LUT加一個觸發(fā)器FF。如下圖。

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • RAM
    RAM
    +關注

    關注

    8

    文章

    1352

    瀏覽量

    114383
  • 觸發(fā)器
    +關注

    關注

    14

    文章

    1992

    瀏覽量

    60981
  • LUT
    LUT
    +關注

    關注

    0

    文章

    49

    瀏覽量

    12465
  • FPGA系統(tǒng)

    關注

    0

    文章

    10

    瀏覽量

    7015
  • Verilog語言
    +關注

    關注

    0

    文章

    113

    瀏覽量

    8196
收藏 人收藏

    評論

    相關推薦

    初識FPGA CLB之LUT實現邏輯函數

    LUT中文名字叫查找表。以7系列的FPGA為例,每一個Slice里面有四個LUT。FPGA就是通過LUT實現大量的組合邏輯,以及SLICEM
    的頭像 發(fā)表于 03-13 10:28 ?2827次閱讀

    FPGALUT結構介紹

    下面給大家介紹FPGA LUT的結構
    發(fā)表于 07-09 04:57

    FPGALUT設計

    `在FPGA中,實現邏輯的基本單元是查找表(LUT)而非基本門電路。目前的FPGA中,單一LE或者Cell通常能實現至少4輸入查找表的邏輯功能。4輸入查找表可以看成是具有4位地址1位數據的存儲器
    發(fā)表于 07-30 18:11

    使用的LUT觸發(fā)器對的數量與Slice Register和Slice LUT的關系是什么?

    想要了解以下術語的確切含義:“使用的LUT觸發(fā)器對的數量”“帶有未使用的觸發(fā)器的號碼”“帶有未使用LUT的數字”“最常用的LUT-FF對的數量”“獨特控制集的數量”什么是7系列的“LUT
    發(fā)表于 10-23 10:21

    LUT實現的逆變器真的是FPGA上的逆變器嗎?

    你好,當我在原理圖視圖中單擊LUT時,它會按預期顯示逆變器。但我想知道它是通過逆變器在Xilinx FPGA上實現還是實際上原理圖不等同于FPGA的真相?謝謝,?以上來自于谷歌翻譯以下為原文Hi
    發(fā)表于 01-29 09:22

    LUT和Kintex 7 FPGA芯片中的FF所需的資源

    你好。我正在寫一篇技術論文和需要知道LUT和Kintex 7 FPGA芯片中的FF所需的資源。資源可以是晶體管數量,柵極數,芯片面積大小等等。我在一個網站上聽說LUT需要2.5倍的“FPGA
    發(fā)表于 02-27 13:49

    Spartan 6 FPGA LUT中是否pmos和nmos transisors?

    大家好,如果我想使用spartan 6 FPGA實現簡單的“和”門,請說。我理解“和”門將被模擬到查找表中。有人可以對此有所了解嗎?和門真值表是否被移植到LUT?LUT中是否pmos
    發(fā)表于 08-09 09:16

    LUT名字的數字含義是什么?

    嗨,我是FPGA設計數字系統(tǒng)的初學者。我對合成的結果有疑問。當我設計一個簡單的15位2輸入加法器或11位3輸入加法器時,合成結果示意圖LUT6,LUT2,CARRY4嵌段。我知道
    發(fā)表于 05-25 09:22

    LUT與真值表何關系

    LUT與真值表何關系?FPGA是如何通過兩個相同輸入的LUT5和一個MUX組成LUT6的?
    發(fā)表于 11-02 06:12

    LUT如何構成邏輯函數

    LUT如何如何構成邏輯函數;2個LUT通過互連可以構成7bit輸入,單bit輸出的邏輯。實現方式為兩個LUT的輸入信號A1,A2,A3,A4
    的頭像 發(fā)表于 10-26 14:31 ?1w次閱讀

    FPGA中實現LUT設計的簡介

    FPGA中,實現邏輯的基本單元是查找表(LUT)而非基本門電路。目前的FPGA中,單一LE或者Cell通常能實現至少4輸入查找表的邏輯功能。
    發(fā)表于 12-29 17:27 ?14次下載

    物理可級聯的LUT的優(yōu)勢在哪?

    :Figure4, am005)。 ? 可以看到,一個LUT6(6輸入LUT)是由4個LUT4(4輸入LUT)外加一些MUX(數據選擇器)共同構成
    的頭像 發(fā)表于 03-27 09:52 ?3211次閱讀
    物理可級聯的<b class='flag-5'>LUT</b>的優(yōu)勢在哪?

    FPGA——LUT/FDRE/FDCE/FDSE/FDPE

    因為當輸入數據的位數遠大于一個LUT的輸入時,就需要用多個LUT級聯來實現邏輯,那么級聯產生的延時也就不可避免了,這樣就會制約系統(tǒng)的運行頻率。那么為了避免級聯數過于多,就采用插入寄存器的方法來實現
    的頭像 發(fā)表于 11-09 14:43 ?2114次閱讀

    FPGA中的LUT什么作用

    xilinx的LUT是**4輸入1輸出的** **RAM** ,也就是4根地址線的,一根數據線的RAM,并且I1是高地址位,I4是低地址位,樣子參考下圖。I1到I4就是地址線,O是輸出數據線。
    的頭像 發(fā)表于 03-21 14:06 ?1387次閱讀
    <b class='flag-5'>FPGA</b>中的<b class='flag-5'>LUT</b><b class='flag-5'>有</b>什么<b class='flag-5'>作用</b>

    關于FPGA四輸入、六輸入基本邏輯單元LUT的一點理解

    我們知道FPGALUT、IO接口、時鐘管理單元、存儲器、DSP等構成,我覺得最能代表FPGA特點的就是LUT了。當然不同廠家、同一廠家不同
    的頭像 發(fā)表于 05-25 09:29 ?3194次閱讀
    關于<b class='flag-5'>FPGA</b>四輸入、六輸入基本邏輯單元<b class='flag-5'>LUT</b>的一點理解