0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

亞穩(wěn)態(tài)理論知識(shí) 如何減少亞穩(wěn)態(tài)

CHANBAEK ? 來源:奇異白勺書 ? 作者:Kim71 ? 2023-09-19 09:27 ? 次閱讀

01亞穩(wěn)態(tài)理論

亞穩(wěn)態(tài)(Metastability)是由于輸入信號(hào)違反了觸發(fā)器的建立時(shí)間(Setup time)或保持時(shí)間(Hold time)而產(chǎn)生的。建立時(shí)間是指在時(shí)鐘上升沿到來前的一段時(shí)間,數(shù)據(jù)信號(hào)就要提前準(zhǔn)備好并穩(wěn)定,保持時(shí)間是指時(shí)鐘上升沿到來后的一段時(shí)間,數(shù)據(jù)信號(hào)需要保持住。建立時(shí)間和保持時(shí)間是觸發(fā)器的固有屬性,由工藝決定。

圖片

如果數(shù)據(jù)信號(hào)在亞穩(wěn)態(tài)窗口內(nèi)發(fā)生變化,那么觸發(fā)器的輸出就會(huì)變成一段時(shí)間的“未知態(tài)”。這種狀態(tài)對(duì)于電路而言是有害的,且需要一段時(shí)間才能回到穩(wěn)定狀態(tài)。

眾所周知,數(shù)字電路中的穩(wěn)定狀態(tài)“0”或“1”一般是由TTL電平?jīng)Q定,所謂的亞穩(wěn)態(tài)就是當(dāng)觸發(fā)器電平工作在低電平與高電平之間的狀態(tài),這個(gè)狀態(tài)一般會(huì)在1到2個(gè)時(shí)鐘周期恢復(fù)到“0”或“1”的穩(wěn)定狀態(tài),但是無法確定到底回到哪個(gè)穩(wěn)態(tài)。

如同在一個(gè)小土坡上滾一個(gè)球,當(dāng)產(chǎn)生亞穩(wěn)態(tài)時(shí),可能“推力”較大,球翻過了山坡,最后回到了穩(wěn)態(tài)“1”;也可能“推力”不足,球又回滾到穩(wěn)態(tài)“0”,這種情況下,輸出就可能產(chǎn)生毛刺。

圖片

02如何減少亞穩(wěn)態(tài)

實(shí)際設(shè)計(jì)中,可能產(chǎn)生亞穩(wěn)態(tài)的原因有:

  1. 輸入信號(hào)是異步信號(hào);
  2. 時(shí)鐘偏移、擺動(dòng)(上升/下降時(shí)間)高于容限值;
  3. 信號(hào)在兩個(gè)沒有固定相位關(guān)系的時(shí)鐘域進(jìn)行跨時(shí)鐘域工作;
  4. 組合延遲使得觸發(fā)器的數(shù)據(jù)輸入在亞穩(wěn)態(tài)窗口發(fā)生。

一個(gè)最簡(jiǎn)單粗暴的解決辦法就是確保時(shí)鐘周期足夠長(zhǎng)來避免亞穩(wěn)態(tài),這個(gè)時(shí)鐘周期要大于準(zhǔn)穩(wěn)態(tài)的解析時(shí)間,也要大于通往下一級(jí)觸發(fā)器路徑上的任何邏輯延遲,不過這樣做與性能要求相悖,實(shí)用性不大。因此實(shí)際工作中往往通過解決時(shí)序上的問題來降低亞穩(wěn)態(tài)發(fā)生的概率:

  1. 跨時(shí)鐘域傳輸可以采用同步器、握手協(xié)議等;
  2. 采用響應(yīng)更快的觸發(fā)器(縮短亞穩(wěn)態(tài)窗口);
  3. 異步信號(hào)的采集可以采用異步FIFO對(duì)跨時(shí)鐘域數(shù)據(jù)進(jìn)行緩沖設(shè)計(jì);
  4. 降低工作頻率(就是增加時(shí)鐘周期,不是優(yōu)選方案)
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • TTL
    TTL
    +關(guān)注

    關(guān)注

    7

    文章

    496

    瀏覽量

    70004
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    386

    瀏覽量

    43468
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1590

    瀏覽量

    80308
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    1992

    瀏覽量

    60981
  • 亞穩(wěn)態(tài)
    +關(guān)注

    關(guān)注

    0

    文章

    46

    瀏覽量

    13219
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    利用IDDR簡(jiǎn)化亞穩(wěn)態(tài)方案

    亞穩(wěn)態(tài)信號(hào)問題。亞穩(wěn)態(tài)信號(hào)的穩(wěn)定時(shí)間通常比一個(gè)時(shí)鐘周期要短得多,因此即便延遲半個(gè)時(shí)鐘周期,亞穩(wěn)態(tài)出現(xiàn)的概率也會(huì)按數(shù)量級(jí)減少。為了降低亞穩(wěn)態(tài)
    發(fā)表于 12-29 15:17

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    注意事項(xiàng)。2. 理論分析2.1信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中,輸入信號(hào)總是系統(tǒng)時(shí)鐘同步,能夠達(dá)到寄存器的時(shí)序要求,所以亞穩(wěn)態(tài)不會(huì)發(fā)生。亞穩(wěn)態(tài)問題通常發(fā)生在一些跨時(shí)鐘域信號(hào)傳輸以及異步信
    發(fā)表于 01-11 11:49

    xilinx資料:利用IDDR簡(jiǎn)化亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)事件,結(jié)合實(shí)例講解,語言通俗易懂,由淺入深,特別舉了多個(gè)實(shí)例以及解決方案,非常具有針對(duì)性,讓人受益匪淺,非常適合對(duì)亞穩(wěn)態(tài)方面掌握不好的中國(guó)工程師和中國(guó)的學(xué)生朋友,是關(guān)于亞穩(wěn)態(tài)方面不可多得的好資料,強(qiáng)烈推薦哦?。?![hid
    發(fā)表于 03-05 14:11

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    導(dǎo)致復(fù)位失敗。怎么降低亞穩(wěn)態(tài)發(fā)生的概率成了FPGA設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。2. 理論分析2.1信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中,輸入信號(hào)總是系統(tǒng)時(shí)鐘同步,能夠達(dá)到寄存器的時(shí)序要求,所以亞穩(wěn)態(tài)
    發(fā)表于 04-25 15:29

    FPGA觸發(fā)器的亞穩(wěn)態(tài)認(rèn)識(shí)

    可能會(huì)出現(xiàn)非法狀態(tài)---亞穩(wěn)態(tài)。亞穩(wěn)態(tài)是一種不穩(wěn)定狀態(tài),在一定時(shí)間后, 最終返回到兩個(gè)穩(wěn)定狀態(tài)之一。亞穩(wěn)態(tài)輸出的信號(hào)是什么樣子的? 對(duì)于系統(tǒng)有什么危害? 如果降低亞穩(wěn)態(tài)帶來的危害? 這
    發(fā)表于 12-04 13:51

    亞穩(wěn)態(tài)問題解析

    亞穩(wěn)態(tài)是數(shù)字電路設(shè)計(jì)中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計(jì)中的多項(xiàng)技術(shù),如synthesis,CTS,STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)。異步系統(tǒng)中,更容易產(chǎn)生亞穩(wěn)態(tài),因此需要對(duì)異步
    發(fā)表于 11-01 17:45

    FPGA的亞穩(wěn)態(tài)現(xiàn)象是什么?

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
    發(fā)表于 09-11 11:52

    在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)的原因

    。怎么降低亞穩(wěn)態(tài)發(fā)生的概率成了 FPGA 設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。理論分析01 信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中,輸入信號(hào)總是系統(tǒng)時(shí)鐘同步,能夠達(dá)到寄存器的時(shí)序要求,所以亞穩(wěn)態(tài)不會(huì)發(fā)
    發(fā)表于 10-19 10:03

    FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)的原因

    FPGA 設(shè)計(jì)需要重視的一個(gè)注意事項(xiàng)。理論分析01 信號(hào)傳輸中的亞穩(wěn)態(tài)在同步系統(tǒng)中,輸入信號(hào)總是系統(tǒng)時(shí)鐘同步,能夠達(dá)到寄存器的時(shí)序要求,所以亞穩(wěn)態(tài)不會(huì)發(fā)生。亞穩(wěn)態(tài)問題通常發(fā)生在一些跨
    發(fā)表于 10-22 11:42

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測(cè)量方法

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測(cè)量方法_田毅
    發(fā)表于 01-07 21:28 ?0次下載

    數(shù)字電路中何時(shí)會(huì)發(fā)生亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試常考的考點(diǎn)。
    發(fā)表于 09-07 14:28 ?496次閱讀

    亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法

    亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因?yàn)楝F(xiàn)實(shí)世界是一個(gè)異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c(diǎn)。
    的頭像 發(fā)表于 09-07 14:28 ?9246次閱讀

    什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?

    亞穩(wěn)態(tài)在電路設(shè)計(jì)中是常見的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時(shí)間內(nèi)保持相對(duì)穩(wěn)定的狀態(tài)。對(duì)工程師來說,亞穩(wěn)態(tài)的存在可以帶來獨(dú)特的性質(zhì)和應(yīng)用,如非晶態(tài)材料、晶體缺陷等
    的頭像 發(fā)表于 05-18 11:03 ?4477次閱讀

    亞穩(wěn)態(tài)的分析與處理

    本文主要介紹了亞穩(wěn)態(tài)的分析與處理。
    的頭像 發(fā)表于 06-21 14:38 ?3811次閱讀
    <b class='flag-5'>亞穩(wěn)態(tài)</b>的分析與處理

    FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)解析

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘域之間傳輸時(shí)導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
    的頭像 發(fā)表于 09-19 15:18 ?1753次閱讀
    FPGA設(shè)計(jì)中的<b class='flag-5'>亞穩(wěn)態(tài)</b>解析