0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性-傳輸線的反射與端接

冬至子 ? 來源:鹿末講電子 ? 作者:鹿末 ? 2023-09-22 17:26 ? 次閱讀

15.1

多長需要端接

最簡單的傳輸線電路由近端驅(qū)動器、短的可控阻抗互連和遠(yuǎn)端接收器組成。如前所述,信號將在遠(yuǎn)端高阻抗開路端和近端低阻抗驅(qū)動器之間往返反彈。當(dāng)導(dǎo)線很長時,多次反射會引起信號完整性問題,一般將其歸為振鈴類問題。如果導(dǎo)線足夠短,那么雖然依舊發(fā)生了反射,但它們卻被上升或下降沿掩蓋了,可能不會引起問題。下圖給出了傳輸線的時延分別為信號上升邊的20%、30%和40%時,接收端波形是如何變化的。

圖片

圖片

當(dāng)互連時延大于0.1ns時,會發(fā)生多次反射,并且它們是以每0.2ns(即往返時間)完成一個往返振蕩的。如果時延遠(yuǎn)小于上升邊,那么多次反射將被掩蓋在上升沿中,幾乎無法辨認(rèn),也就不會導(dǎo)致潛在的問題。根據(jù)上圖可以粗略地估計出,當(dāng)時延小于上升邊的20%,反射幾乎是很小的,但如果超過20%振鈴就開始有明顯的影響。

經(jīng)驗法則 :當(dāng)傳輸線時延T_D大于信號上升邊的20%,就要開始考慮由于導(dǎo)線沒有終端端接而產(chǎn)生的振鈴噪聲。時延大于上升邊20%,振鈴噪聲會影響電路功能,必須加以控制,否則它將是造成信號完整性問題的隱患。如果T_D小于上升邊的20%就可以忽略振鈴噪聲,傳輸線無須終端端接。

如果上升邊是1ns,則無終端端接的傳輸線的最大時延約為 20%×1ns =0.2ns 。在FR4中,信號傳播速度約為6in/ns,所以無終端端接的傳輸線的最大長度約為 6in/ns×0.2ns=1.2in

經(jīng)驗法則 :為了避免信號完整性問題,無終端端接的傳輸線的最大長度約為 Len_max 其中,len_max表示無終端端接的傳輸線的最大長度(單位為in),RT表示信號上升邊(單位為ns)。無須終端端接的傳輸線的最大長度(單位為in)是信號上升邊的納秒(ns)值。

時鐘頻率是10MHz,則時鐘周期是100ns,上升邊約為10ns,那么無須終端端接的傳輸線的最大長度為10in。實際上這比常見主板上的所有互連都長。回憶時鐘頻率為10MHz的時代,雖然互連也相當(dāng)于傳輸線,但反射噪聲一直沒有造成任何問題,因此說互連對于信號是“透明的”,那時不必?fù)?dān)心阻抗匹配、終端端接,以及各種傳輸線效應(yīng)。

現(xiàn)在產(chǎn)品的形式?jīng)]有變,互連長度也沒有變,但信號上升邊卻變短了。今天的時鐘信號頻率已經(jīng)足夠高,上升邊已經(jīng)足夠短,所以電路板上的幾乎所有互連長度都不可避免地大于無須終端端接的傳輸線的最大長度,因此終端端接變得非常重要。

目前,信號上升邊下降至0.1ns,為了避免振鈴噪聲造成大的影響,無須終端端接的傳輸線的最大長度約為0.1in。幾乎所有互連長度都大于這個值,所以對于目前和今后的所有產(chǎn)品,必須采用端接策略。

15.2

點到點拓?fù)涞耐ㄓ枚私硬呗?/strong>

****振鈴是由源端和遠(yuǎn)端的阻抗突變、兩端之間不斷往復(fù)的多次反射引起的,所以如果能至少在一端消除反射,就能減小振鈴噪聲。

控制傳輸線一端或兩端的阻抗以減小反射的方法稱為線的端接。典型的方法就是在重要部位放置一個或多個電阻器

一個驅(qū)動器驅(qū)動一個接收器的情況稱為點到點的拓?fù)浣Y(jié)構(gòu)。下圖示例了端接點到點拓?fù)浣Y(jié)構(gòu)的4種方式。最常用的方法是將電阻器串聯(lián)在驅(qū)動器端,這稱為源端串聯(lián)端接。端接電阻與驅(qū)動器內(nèi)阻之和應(yīng)等于傳輸線的特性阻抗。

圖片

如果驅(qū)動器內(nèi)阻為10Ω,傳輸線特性阻抗為50Ω,那么端接電阻器約為40Ω。假設(shè)端接電阻器已經(jīng)被放好,驅(qū)動器產(chǎn)生的1V信號就會遇到由50Ω總電阻和50Ω傳輸線構(gòu)成的分壓器。這樣,到達(dá)傳輸線的將是0.5V。

粗略一看,好像一半的電壓不足以作為觸發(fā)信號使用。然而,當(dāng)0.5V信號到達(dá)開路端,即傳輸線的遠(yuǎn)端時,它遇到又一次阻抗突變。開路端的反射系數(shù)為1,0.5V入射信號以0.5V的振幅被反射回源端。在遠(yuǎn)端,開路處的總電壓為0.5V入射電壓與0.5V反射電壓之和,即1V。

0.5V反射信號返回源端到達(dá)串聯(lián)端接電阻器時,往源端看進(jìn)去的阻抗就是40Ω串聯(lián)電阻加上10Ω內(nèi)阻,即50Ω。而傳輸線的特性阻抗也是50Ω,信號受到的瞬時阻抗沒有發(fā)生改變,不會產(chǎn)生反射。此時,信號被端接電阻器和內(nèi)阻完全吸收。

這時,在遠(yuǎn)端看到的是1V信號而沒有振鈴。下圖給出了當(dāng)有和沒有40Ω源端串聯(lián)端接電阻器時,傳輸線遠(yuǎn)端的波形。

圖片

圖片

在從驅(qū)動器出發(fā)的近端,緊接源端串聯(lián)端接電阻器之后測得的初始電壓正是進(jìn)入傳輸線的入射電壓,大約為信號電壓的一半。而在源端必須等待反射波的返回,才能使此處的總電壓達(dá)到全電壓擺幅。

等待的時間等于往返時間,所以串聯(lián)電阻器之后的源端電壓將形成臺階架形狀。相對于信號的上升邊,傳輸線的往返時延越長,臺階架形狀就持續(xù)得越長。這是源端串聯(lián)端接傳輸線的基本特性,下圖給出了源端測得的電壓。

圖片

圖片

只要在源端附近沒有其他接收器接收該臺階架形狀,就不會引發(fā)問題。當(dāng)其他器件連接在源端附近時,臺階架形狀就可能會造成問題,這時就需要采用其他拓?fù)浣Y(jié)構(gòu)和端接匹配方案。

15.3

短串聯(lián)傳輸線的反射

電路板上的線條常常要通過過孔區(qū)域或在元件密集區(qū)域布線。此時線寬必然變窄,收縮成頸狀。如果傳輸線上有這么一小段的線寬變化,特性阻抗一般就是變大的。那么,多長的線段和多大的阻抗改變會造成問題呢?

決定短傳輸線段對信號影響的3個特征是:突變引起的時延(T_D)、突變處的特性阻抗(Z_0)及信號的上升邊(RT)。如果突變時延大于上升邊,從電氣上講,突變處就算是比較長的,反射系數(shù)的作用就很明顯。反射系數(shù)的值直接影響突變處前端的反射。

阻抗突變引起了信號往返振蕩,從而形成了反射噪聲。這就要求設(shè)計特性阻抗均勻的互連。為了保持反射噪聲低于電壓擺幅5%需要保證特性阻抗的變化率小于10%。這就是為什么電路板上阻抗的典型指標(biāo)為±10%。

圖片

圖片

圖片

在中間插入一段異變傳輸線時,無論在第一個界面處發(fā)生的反射如何,它總是與第二個界面處發(fā)生的反射大小相等,方向相反。因為Z_1和Z_2值互換了。這樣,如果突變段長度很短,源于兩端的反射就能互相抵消,對信號完整性的影響就可以忽略。下圖為傳輸線上有25Ω短突變時的反射信號和傳輸信號。如果突變處的時延小于信號上升邊20%它就不會造成問題。從而得到了與前面相同的經(jīng)驗法則,即可容許的阻抗突變的最大長度為 Len_max 。其中,len_max表示阻抗突變段的最大長度(單位為in),RT表示信號上升邊(單位為ns)。

圖片

圖片

圖片

如果突變段的時延小于信號上升邊20%則突變對信號質(zhì)量造成的影響可以忽略。這就是經(jīng)驗法則:突變段的長度(單位為in)應(yīng)小于信號上升邊(單位為ns)。

例如,如果信號上升邊為0.5ns,則長度小于0.5in的頸狀就不會產(chǎn)生信號完整性問題。

15.4

短并聯(lián)傳輸線的反射

我們常常在一段均勻傳輸線上接一個分支,以使信號去往多個點扇出。如果分支很短,就稱其為樁線。樁線通常是球柵陣列封裝過程的產(chǎn)物。用總線排將所有的引腳匯流在一起,從而使鍵合用的壓焊塊比較容易鍍上金。制造后期再將總線排斷開,這樣就留下了一些短樁線連接到各個信號線上。

因為必須考慮到所有的反射,分析樁線的影響就變得很復(fù)雜。信號離開驅(qū)動器后,遇到了分支點。這時信號遇到的是兩段傳輸線的并聯(lián)阻抗。此阻抗較低,所以將產(chǎn)生的負(fù)反射返回源端。另一部分信號將沿兩個分支繼續(xù)傳播。當(dāng)樁線上的信號到達(dá)樁線末端時,它將反射回分支點。然后,再從分支點反射到樁線末端,這樣就會在樁線上往返振蕩。同時,每當(dāng)與分支點發(fā)生交界時,樁線中的部分信號將返回源端和遠(yuǎn)端。每個交界處都是一個反射點。

決定樁線對信號影響程度的兩個重要特征是信號的上升邊和樁線的長度。在下面這個示例中,假設(shè)樁線位于傳輸線的中間,并且其特性阻抗和主線的相同。下圖給出了當(dāng)樁線長度從上升邊的20%到60%時,仿真得到的反射信號和傳輸信號。

圖片

圖片

圖片

例如,如果驅(qū)動器的上升邊是1ns,則可以使用時延小于0.2ns的樁線,其長度約為1 in。我們又得到一條經(jīng)驗法則,即 Len_stub?max 。其中,len_stub?max表示樁線可容許的最大長度(單位為in),RT表示信號上升邊(單位為ns)。

例如,若上升邊為1ns,就要確保樁線長度小于1in。如果上升邊為0.5ns,樁線就要短于0.5in。這很明顯,隨著上升邊變短,為控制樁線足夠短以使設(shè)計不影響信號質(zhì)量,會變得愈加困難。

對于球柵陣列封裝,在制造中常常不可避免地使用電鍍樁線,這些樁線一般都小于0.25in。如果信號上升邊大于0.25ns,這些電鍍樁線就不會引發(fā)問題,但如果上升邊低于0.25ns,它們就必將造成問題,這時必須另選沒有電鍍樁線的封裝制造工藝。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 驅(qū)動器
    +關(guān)注

    關(guān)注

    52

    文章

    8065

    瀏覽量

    145641
  • 電阻器
    +關(guān)注

    關(guān)注

    20

    文章

    3734

    瀏覽量

    61934
  • 接收器
    +關(guān)注

    關(guān)注

    14

    文章

    2451

    瀏覽量

    71710
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1388

    瀏覽量

    95300
  • 時鐘信號
    +關(guān)注

    關(guān)注

    4

    文章

    441

    瀏覽量

    28475
收藏 人收藏

    評論

    相關(guān)推薦

    【連載筆記】信號完整性-傳輸線物理基礎(chǔ)及其分類

    簡單的說,傳輸線是由兩條有一定長度的導(dǎo)線組成。為了區(qū)分這兩條,把一條稱為信號路徑,另一條稱為返回路徑。傳輸線有兩個非常重要的特征:特性阻抗和時延通常我們將
    發(fā)表于 12-19 11:43

    PCB傳輸線之SI反射問題的解決

    穩(wěn)態(tài)值。否則,如果傳輸線的末端的阻抗不是的特征阻抗,信號的一部分端接到地,信號的其余部分將被反射
    發(fā)表于 09-21 11:47

    PCB信號完整性

    確定該電路具有較好的信號完整性。反之,當(dāng)信號不能正常響應(yīng)時,就出現(xiàn)了信號完整性問題?! 「咚貾CB的信號
    發(fā)表于 11-27 15:22

    信號完整性(五):信號反射

    ,信號傳播路徑中阻抗發(fā)生變化的點,其電壓不再是原來傳輸的電壓。這種反射電壓會改變信號的波形,從而可能會引起信號
    發(fā)表于 05-31 07:48

    高速數(shù)字電路信號完整性分析與設(shè)計

    高速數(shù)字電路信號完整性分析與設(shè)計:信號完整性概述􀂄 傳輸線理論􀂄 PCB阻抗控制􀂄 拓
    發(fā)表于 10-06 11:25 ?0次下載

    傳輸線端接對電磁兼容的影響

    隨著時鐘頻率的不斷增加PCB上傳輸線的電磁輻射也成為影響產(chǎn)品EMC測試的關(guān)鍵因素。對于高速電路來說,PCB上的布線應(yīng)該作為傳輸線來對待, 而傳輸線端接不僅影響
    發(fā)表于 11-21 16:45 ?51次下載
    <b class='flag-5'>傳輸線</b><b class='flag-5'>端接</b>對電磁兼容的影響

    回流路徑與傳輸線模型建構(gòu)及信號完整性分析

    回流路徑與傳輸線模型建構(gòu)及信號完整性分析
    發(fā)表于 12-20 17:37 ?53次下載
    回流路徑與<b class='flag-5'>傳輸線</b>模型建構(gòu)及<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析

    信號完整 --傳輸線反射

    隨時間變化,所以元件的阻抗也隨時間變化。最簡單的傳輸線電路由近端驅(qū)動器、短的可控阻抗互聯(lián)和遠(yuǎn)端接收器組成。當(dāng)導(dǎo)線很長時,多次反射會引起信號完整性
    發(fā)表于 08-05 16:15 ?1566次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整</b> <b class='flag-5'>性</b>--<b class='flag-5'>傳輸線</b>與<b class='flag-5'>反射</b>

    高速電路信號完整性分析與設(shè)計--傳輸線理論

    高速電路信號完整性分析與設(shè)計--傳輸線理論
    發(fā)表于 02-10 16:34 ?0次下載

    淺談傳輸線理論

    傳輸線理論來源:在信號完整性和電源完整性,工程師必須理解傳輸線理論基礎(chǔ),這里給出簡單的傳輸線理論
    的頭像 發(fā)表于 03-22 10:00 ?1102次閱讀

    信號完整性之有損傳輸線(一)

    之前的文章都在講理想傳輸線對單一信號的影響。本主題(有損傳輸線)收集關(guān)于非理想傳輸線信號的影響。把非理想
    的頭像 發(fā)表于 04-23 12:57 ?2207次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>之有損<b class='flag-5'>傳輸線</b>(一)

    信號完整性(SIPI)學(xué)習(xí)—傳輸線的阻抗

    信號完整性分析是基于傳輸線理論的,研究信號完整性必須從認(rèn)識傳輸線開始,而
    的頭像 發(fā)表于 06-14 15:40 ?7050次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>(SIPI)學(xué)習(xí)—<b class='flag-5'>傳輸線</b>的阻抗

    高頻傳輸線測試原理詳解

    何為傳輸線傳輸線理論來源:在信號完整性和電源完整性,工程師必須理解傳輸線理論基礎(chǔ),這里給出簡單
    的頭像 發(fā)表于 07-02 10:18 ?1185次閱讀
    高頻<b class='flag-5'>傳輸線</b>測試原理詳解

    什么是傳輸線?什么是信號完整性分析?為什么傳輸線要測試差分信號

    什么是傳輸線?什么是信號完整性分析?為什么傳輸線要測試差分信號? 什么是傳輸線?
    的頭像 發(fā)表于 10-23 10:34 ?659次閱讀

    為什么電路端接電阻能改善信號完整性?

    為什么電路端接電阻能改善信號完整性? 在電路設(shè)計中,信號完整性是一個極其重要的概念。信號
    的頭像 發(fā)表于 10-24 10:04 ?833次閱讀