0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

關于高速ADC在正弦輸入時DNL測試結果的研究

冬至子 ? 來源:今朝明月 ? 作者:Doremi ? 2023-09-26 11:25 ? 次閱讀

一 正弦波幅度分布的概率密度

圖片

圖1

所謂在正弦波取值范圍(-A,A)內取到某個值V的概率密度p(V),是指取到V的某個鄰域內的點的概率p(V,dV)與鄰域寬度dV之比在dV趨向于0時的極限,即

圖片

顯然,p(V,dV)等于該鄰域所對應的橫坐標范圍d(ωt)與全值范圍(-A,A)所對應的橫坐標長度π之比(如圖1所示),即

圖片

圖片

圖片

圖片

二 正弦波作為輸入時ADC輸出碼的概率分布

取值在V1到V2之間的概率P(V1,V2)為

圖片

需要注意的是,在用上式計算概率時,務必使V1/A處于[-1,1]區(qū)間內。

對于理想的全差分ADC來說,假設輸入信號范圍為[-VREF,VREF],則輸出碼i∈[0~2^N-1]所對應的概率為

圖片

其中量化步長

圖片。

獲得p(i)分布的matlab代碼如下:

圖片

p(i)的分布圖示例:(N=8,10,12,14)

圖片

圖片

圖片

把上面紅線部分拉開看

圖片

大寫的Amazing!

圖片

三 ADC DNL測試結果呈虹狀弧線的理論解釋

實際計算DNL時所用的公式為

圖片

圖片

式中N(i)為實際得到的histogram中第i個code碼出現(xiàn)的次數(shù),即第i個bin的高度,NS為樣本點的總數(shù),p(i)Ns為第i個code出現(xiàn)次數(shù)的期望值(理想ADC code i應出現(xiàn)的次數(shù))。由于噪聲或其他因素導致每個bin的高度最有可能出現(xiàn)±1的誤差,體現(xiàn)在DNL上的誤差為:

圖片

由code碼概率分布可知,中間code出現(xiàn)的概率遠小于兩邊code碼的概率(例如N=12時,p(2^N-1)/p(2^(N/2)-1)=64;N=14時,p(2^N-1)/ p(2^(N/2)-1)=128?。?因此 ΔDNL(i)也遵循著同樣的規(guī)律,即中間最大,向兩邊遞減,呈虹狀弧線(如圖X所示),并且隨著Ns的增大,虹狀弧線逐漸減小直至消失。

圖片

圖X

四 實例演示樣本點數(shù)對DNL圖的影響

以一個12bit、切換方式為MCS的SAR ADC為例,作圖演示樣本點數(shù)分別為2^17、2^18、2^19時,DNL圖樣的變化:

圖片

圖片

N=131072,虹狀弧線明顯

圖片圖片

N=262144,虹狀弧線減弱

圖片

圖片

N=514188,虹狀弧線基本消失

附 DNL作圖代碼

說明:出于知識產權,這里并沒有加入DAC mismatch模型,而是在輸入信號里加了高斯噪聲以產生可觀的DNL圖像。

圖片

圖片

附 SAR ADC建模代碼

圖片

圖片

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 正弦波
    +關注

    關注

    11

    文章

    632

    瀏覽量

    55147
  • SAR
    SAR
    +關注

    關注

    3

    文章

    409

    瀏覽量

    45821
  • DNL
    DNL
    +關注

    關注

    0

    文章

    10

    瀏覽量

    9340
  • ADC采樣
    +關注

    關注

    0

    文章

    134

    瀏覽量

    12809
收藏 人收藏

    評論

    相關推薦

    高速ADC/DAC的測試方法分享

    ADC主要的測試指標分為靜態(tài)指標和動態(tài)指標兩類:靜態(tài)指標,包括INL、DNL;動態(tài)指標,主要是基于SFDR,在此基礎之上計算的ENOB(有效位數(shù))。
    的頭像 發(fā)表于 11-07 14:56 ?4959次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>ADC</b>/DAC的<b class='flag-5'>測試</b>方法分享

    高速 ADC/DAC 測試原理及測試方法

    ADC 有比較高的采樣率以采集高帶寬的輸入信號,另一方面又要有比較高的位數(shù)以分辨細微的變化。因此,保證 ADC/DAC 高速采樣情況下的
    發(fā)表于 04-03 10:39

    請問高速ADC或DAC輸入時鐘占空比如果不是50%或遠高于或遠低于50%對ADC或DAC性能有何影響?

    請問高速ADC或DAC輸入時鐘占空比如果不是50%或遠高于或遠低于50%對ADC或DAC性能有何影響?
    發(fā)表于 08-16 06:09

    驅動ADC輸入時簡化設計流程的方法

    存儲的電壓情況。用來采樣輸入信號的輸入電流會在電源阻抗中產生錯誤電壓。對于正弦輸入信號來說,該錯誤不但包含諧波,而且還可加重系統(tǒng)失真。當驅動高精度數(shù)據(jù)采集系統(tǒng)中的
    發(fā)表于 09-19 14:45

    碼密度法測試ADC的INL和DNL輸入正弦波的頻率和采樣頻率,采樣點有什么關系?

    碼密度法測試ADC的INL和DNL輸入正弦波的頻率和采樣頻率,采樣點有什么關系?需要采樣的周期是怎么確定的?看了美信AN2085里面舉了個
    發(fā)表于 06-24 07:51

    ADC輸入時鐘為多少

    右對齊方式存儲16位數(shù)據(jù)寄存器中。模擬看門狗特性允許應用程序檢測輸入電壓是否超出用戶定義的高/低閥值。ADC輸入時鐘不得超過14MHz,它是由PCLK2經分頻產生。圖1
    發(fā)表于 08-05 07:16

    高速ADC的驅動和輸入網(wǎng)絡的平衡

    正確選擇輸入網(wǎng)絡元件對于高速ADC的驅動和輸入網(wǎng)絡的平衡至關重要(參考應用筆記:“正確選擇輸入網(wǎng)絡,優(yōu)化
    發(fā)表于 10-23 11:10

    ADC的微分非線性(DNL)和積分非線性(INL)規(guī)范解析

    的性能指標。然而,處理通信系統(tǒng)時,無雜散動態(tài)范圍(SFDR)Spec通常是評估ADC線性度性能的更好方法。微分非線性 (DNL)讓我們看一下圖1中的藍色曲線,它顯示了3位單極ADC
    發(fā)表于 12-21 14:49

    請問高速ADC或DAC輸入時鐘占空比如果不是50%,或遠高于/低于50%對ADC或DAC性能有何影響?

    請問高速ADC或DAC輸入時鐘占空比如果不是50%或遠高于或遠低于50%對ADC或DAC性能有何影響?
    發(fā)表于 12-13 07:28

    如何測量高速ADC的INL和DNL

    本文主要介紹的是如何測量高速ADC的INL和DNL。
    發(fā)表于 04-25 09:50 ?30次下載

    高速模數(shù)轉換器(ADC)的INL/DNL測量

    高速模數(shù)轉換器(ADC)的INL/DNL測量 Abstract: Although integral and differential nonlinearity may
    發(fā)表于 08-21 09:40 ?2015次閱讀
    <b class='flag-5'>高速</b>模數(shù)轉換器(<b class='flag-5'>ADC</b>)的INL/<b class='flag-5'>DNL</b>測量

    adc轉換器性能的動態(tài)測試

    描述了四種基于正弦波的ADC測試。關于任何錄音機質量的信息。測試可以用于隔離特定故障,即使
    發(fā)表于 08-29 08:55 ?2次下載
    <b class='flag-5'>adc</b>轉換器性能的動態(tài)<b class='flag-5'>測試</b>

    blog高速ADC、DAC測試原理及測試方法

    都提出了很高的要求。比如在移動通信、圖像采集等應用領域中,一方面要求ADC有比較高的采樣率以采集高帶寬的輸入信號,另一方面又要有比較高的位數(shù)以分辨細微的變化。因此,保證ADC/DAC
    發(fā)表于 09-17 09:17 ?32次下載
    blog<b class='flag-5'>高速</b><b class='flag-5'>ADC</b>、DAC<b class='flag-5'>測試</b>原理及<b class='flag-5'>測試</b>方法

    關于高速ADC測試和評估應用

    原文標題:編輯推薦:高速ADC測試和評估應用筆記 文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。 ? ? ? 審核編輯:彭靜
    的頭像 發(fā)表于 07-04 11:21 ?1155次閱讀

    為成功的高速ADC正弦測試選擇最佳測試音調和測試設備

    在對高速模數(shù)轉換器(ADC)進行正弦測試時,不僅需要連續(xù)對施加的波形進行采樣以避免FFT頻譜中出現(xiàn)不必要的偽影,而且還必須精確選擇采樣頻率(f樣本)、
    的頭像 發(fā)表于 02-25 11:03 ?1863次閱讀
    為成功的<b class='flag-5'>高速</b><b class='flag-5'>ADC</b><b class='flag-5'>正弦</b>波<b class='flag-5'>測試</b>選擇最佳<b class='flag-5'>測試</b>音調和<b class='flag-5'>測試</b>設備