PCB布局中的電源完整性基礎(chǔ)知識

多年來，PCB 布局工程師以這種想法處理電源和接地——只要電路板具有 VCC 和接地層，只需將過孔放入其中即可獲得源源不斷的電源。然而，對于當今的高速設(shè)計，事實卻大不相同。

電路板中的電源供應(yīng)可能不是一個平靜而風(fēng)景如畫的湖泊，而是一場暴風(fēng)雨般的噩夢，充滿了威脅要淹沒小船的漣漪和波浪。高速電路所需的組件需要大量功率，會產(chǎn)生尖峰信號，威脅電路板上其他部件的平穩(wěn)運行。為了電路板的最佳性能，必須管理這些水的完整性，以便電路板能夠為其所有需求提供均衡和持續(xù)的電力供應(yīng)。以下是一些電源完整性基礎(chǔ)知識，可幫助您平息設(shè)計中的供電網(wǎng)絡(luò)風(fēng)暴。

由于電源完整性缺陷導(dǎo)致的電路板問題

曾幾何時，電路板組件非常簡單，許多組件上只有一個電源和一個接地引腳。這些設(shè)備非常易于使用，尤其是通孔版本，因為它們可以輕松連接到電路板的 VCC 和接地層。甚至他們的旁路電容器也很容易放置和布線，因為它們正好位于零件的頂部，可以輕松地布線到 IC 的引腳 14。此外，這些部件對供電網(wǎng)絡(luò)中的微小波動不那么敏感，它們的信號速度也不夠快，不會產(chǎn)生問題。但是，隨著當今高速設(shè)計中使用的組件，這一切都發(fā)生了巨大的變化。

必須仔細管理電路板的供電網(wǎng)絡(luò) （PDN），以通過 PCB 為其所有組件提供清潔電源。未針對良好電源完整性設(shè)計的電路板可能會出現(xiàn)許多問題，例如在電路板的高速電路中產(chǎn)生串擾的電源紋波。我們將進一步研究電源完整性不良可能為電路板帶來的不同類型的問題，但首先，讓我們看看這些問題的結(jié)果：

PDN 中的過多噪聲會影響組件所需的電壓水平，如果它們低于可接受的水平，相關(guān)電路可能會出現(xiàn)故障。

即使電壓在器件要求的容差范圍內(nèi)，PDN 上的噪聲也可能表現(xiàn)為信號上的串擾，導(dǎo)致這些信號被誤解。

PDN 噪聲有可能通過供電網(wǎng)絡(luò)的平面和連接輻射 EMI。

以上所有情況都會在測試和調(diào)試期間給設(shè)計人員帶來巨大的麻煩。

顯然，PCB 設(shè)計中良好的電源完整性對于設(shè)計的成功至關(guān)重要，因此，讓我們探索一些電源完整性基礎(chǔ)知識。

這些組件的布局有助于實現(xiàn)短而直接的布線，從而有助于實現(xiàn)電源完整性

值得注意的電源完整性基礎(chǔ)

電路板中良好的電源完整性意味著其電源傳輸網(wǎng)絡(luò)旨在提供穩(wěn)定的電壓參考，并在可接受的噪聲和容限范圍內(nèi)將電源分配給所有電路板組件。PDN 必須能夠在整個系統(tǒng)中均勻分配功率——從電源到相關(guān)的布線和過孔，通過平面和電容器，最后到單個設(shè)備。板上的每個設(shè)備都需要嚴格控制和一致的電壓提供給它，以保證一致和穩(wěn)定的運行。其中一些設(shè)備（例如大引腳數(shù)處理器）需要幾種不同的電壓和比其他部件更高的電流才能運行。這些組件的需求必須由 PDN 管理，否則會對電路板上的其他組件產(chǎn)生不利影響。

地面彈跳

隨著高速設(shè)計中開關(guān)速率的提高，信號的低電平狀態(tài)可能不會一直回到參考地電平。這種接地反彈也稱為同步開關(guān)噪聲或 SSN。隨著信號的低電平向上漂移，它最終可能會被誤解為高電平，從而導(dǎo)致傳輸錯誤數(shù)據(jù)。

電源波紋

SMPS（開關(guān)模式電源）的開關(guān)會導(dǎo)致電源紋波在整個設(shè)計中擴散。這些漣漪可能會產(chǎn)生串擾，壓倒并干擾附近電路的運行。

電磁干擾

如果設(shè)計不正確，在開關(guān)狀態(tài)之間切換 SMPS 會產(chǎn)生 EMI。EMI 不僅會影響板上電路的平穩(wěn)運行，還會干擾外部電子設(shè)備。EMI 還與電路板的電源和接地層的配置方式密切相關(guān)。這些平面不僅為 PDN 提供電源和接地，而且還可以作為有效的 EMI 屏蔽。平面的配置方式也必須考慮屏蔽。

信號返回路徑

雖然清晰的信號返回路徑是創(chuàng)建良好信號完整性的一部分，但參考平面是電路板 PDN 系統(tǒng)的一部分，在設(shè)計電源完整性時必須考慮。高密度部件將有許多用于信號和電源和接地連接的過孔，但這些過孔會阻塞參考平面上的清晰返回路徑。此外，某些電源要求可能會導(dǎo)致設(shè)計人員拆分平面，如下圖所示。然而，這些分裂可能會影響高速信號的清晰返回路徑——產(chǎn)生更多的 EMI——并且必須仔細設(shè)計。

現(xiàn)在我們已經(jīng)看到了一些基本的電源完整性問題，讓我們看看有助于防止這些問題的 PCB 布局最佳實踐和電源完整性基礎(chǔ)知識。

PCB分板

實現(xiàn)良好電源完整性的 PCB 布局技巧

在布局 PCB 設(shè)計時，以下是一些需要密切注意的領(lǐng)域，以避免我們一直在討論的一些電源完整性問題。

板層堆疊配置

電路板的 PDN 與電路板疊層中的層配置密切相關(guān)。接地層必須有策略地放置，以便為敏感信號路由提供微帶和帶狀線層配置。這些層將提供所需的清晰信號返回路徑，并提供 EMI 屏蔽。布置平面層以確保將所有功率輸送到每個部件也很重要。這可能需要針對不同電壓拆分電源層。通過首先制定設(shè)計的平面圖，您將更好地了解不同的功能分區(qū)，并相應(yīng)地配置您的 PDN。

元件放置

必須在 PDN 中仔細管理參考電壓，以確保組件獲得所需的電源。這將防止地彈引起敏感信號的錯誤觸發(fā)。這樣做意味著添加多個旁路電容器以穩(wěn)定 PDN 以應(yīng)對處理器和其他消耗大量功率的部件的需求。您需要將這些電容器盡可能靠近它們所連接的電源引腳放置。在電路板的同一側(cè)像這樣將部件靠在一起放置對于電源來說也很重要，因為短而直接的布線是必不可少的。請記住保持電路的模擬、數(shù)字和電源部分相互隔離，以防止電源噪聲干擾模擬和數(shù)字信號。

跟蹤路由

從電源引腳布線到旁路電容器時，走線應(yīng)盡可能短。在布線電源時，使用 45 度角或圓角使這些走線盡可能短、寬和直。更寬的走線對于增加電力網(wǎng)絡(luò)的電流和溫度是必要的，同時，將減少線路上的電感并有助于防止串擾。PDN 中更短的布線還將最大限度地減少這些走線作為天線運行并產(chǎn)生額外噪聲的可能性。請記住使數(shù)字和模擬布線遠離電源區(qū)域，以保護它們免受噪聲影響。

最好使用實心平面進行接地，而不是使用走線布線。這將有助于熱管理和電源完整性，但它也將通過為敏感的高速傳輸線提供清晰的信號返回路徑來幫助信號完整性。但請記住，不要用切口、裂口或大組過孔阻塞清晰的信號路徑。創(chuàng)建接地層時，請確保其輪廓包含所有有助于 EMI 屏蔽的組件。而且，最重要的是，請記住仔細規(guī)劃平面分割，以確保功率均勻分配到所有部件。

PCB 設(shè)計工具中有許多功能可以幫助在設(shè)計中創(chuàng)建良好的電源完整性，接下來我們將研究如何最好地利用這些功能。