0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

模擬IC設(shè)計原理圖1:邏輯電路是如何通過MOS管實現(xiàn)的

冬至子 ? 來源:小禺學(xué)習(xí)日記公眾號 ? 作者:小禺學(xué)習(xí)日記 ? 2023-10-30 15:19 ? 次閱讀

今天來聊聊我們常用的邏輯電路是如何通過MOS管實現(xiàn)的。

如果你還沒開始接觸CMOS管也不用著急,我會用簡單的結(jié)論來描述我要用到的MOS管的功能,只需要把CMOS管看作一個受電壓控制的開關(guān)就可以了。

下面我們直接進(jìn)入實例。

1.反相器 (INV)

圖片

反相器的MOS管實現(xiàn)

如圖,這個反相器可以理解為是由兩個電壓控制的開關(guān)組成。

1.jpg

(眼細(xì)的朋友可能會發(fā)現(xiàn),這兩個MOS管的右端不止有兩個端口,在正中間還有一個接口,我們暫時不考慮這個接口,只需要記住絕大部分情況下把它與MOS管的源極連接的就行了。)

到此,基本講完了MOS管的開關(guān)功能,那么我們來分析一下這個電路的功能。

可見,電路由一個NMOS管和一個PMOS連接而成,上面的PMOS管源極連接電源電壓 VDD ,下滿的NMOS管源極連接地電壓 GND ,然后兩個MOS管的漏極同時連接輸出端口 ZN ,兩個MOS管的柵極同時接在輸入端 IN 。

當(dāng)IN時低電平時,PMOS管導(dǎo)通,NMOS管關(guān)閉,因此這個電路可以理解為輸出端ZN通過導(dǎo)線直接連接電源電壓 VDD ,因此輸出端ZN直接輸出高電壓 VDD ;

當(dāng)IN時低電平時,NMOS管導(dǎo)通,PMOS管關(guān)閉,因此這個電路可以理解為輸出端ZN通過導(dǎo)線直接連接地電壓 GND ,因此輸出端ZN直接輸出低電壓 GND ;

由此可見,這個電路的功能是使輸入的低電壓轉(zhuǎn)換成高電壓,使輸入的高電壓轉(zhuǎn)換成低電壓。用數(shù)字電路的語言就是, 輸入0,PMOS管導(dǎo)通,NMOS管關(guān)閉,則輸出1;輸入1,NMOS管導(dǎo)通,PMOS管關(guān)閉,則輸出0 。因此我們稱這個電路為反相器或者 非門 。此外還能看出一個結(jié)論,輸出低電壓時是NMOS在工作PMOS不工作,輸出高電壓時是PMOS管在工作NMOS不工作。

圖片

反相器Symbol

我們一般會在電路中用這個符號來表示非門,三角形表示一個類似于導(dǎo)線的東西,專業(yè)點的稱呼好像是叫BUFF,然后三角形末端的圓表示一個“負(fù)號”(“翻轉(zhuǎn)”)的意思。

理解了反相器(非門),那么我們就想來通過MOS管實現(xiàn)更多的邏輯運算,而這些邏輯運算的基本就是,或、與、非三種基本運算,而在MOS管中能直接實現(xiàn)的是與非門、或非門,通過把與非、或非組合一個非門我們就能有基本的或與非三種邏輯運算了。下面我們接著來介紹通過MOS管搭建與非門、或非門、異或門。

2.與非門(NAND)

圖片

與非門的MOS管實現(xiàn)

1.jpg

一般結(jié)論的理論分析:

條件:

a.NMOS管柵極接高電壓才導(dǎo)通,且負(fù)責(zé)輸出低電壓;

b.PMOS管柵極接低電壓才導(dǎo)通,且負(fù)責(zé)輸出高電壓;

(可見POMS電路塊和NMOS電路塊是一個互補的關(guān)系;)

c.要求NMOS端導(dǎo)通帶來低電壓時PMOS端不能導(dǎo)通出高電壓,反之亦然;

分析:

要保證電路滿足上面c.條件,我們只需要保證PMOS塊和NMOS塊實現(xiàn)的邏輯功能是一個等價的邏輯運算式就可以了。

考慮我們這個實例,與非門:

Y=~(A&&B) =(~A)||(~B)

NMOS塊我們考慮實現(xiàn)邏輯式

Y=~(A&&B)

因為NMOS管是柵極高電壓導(dǎo)通,這正好符合這個式子A,B高電平有效,即直接對A,B進(jìn)行運算,且當(dāng)式子 (A&&B)=1時,輸出低電平,即正好滿足NMOS管的負(fù)責(zé)低電平且輸入要求高電平有效,由此只需要實現(xiàn) A,B信號的邏輯與關(guān)系就可以了。這個關(guān)系邏輯與關(guān)系,可以直接通過MOS開關(guān)串聯(lián)的思路實現(xiàn)。即當(dāng)A=1時開關(guān)A閉合,當(dāng)B=1時開關(guān)B閉合,兩者串聯(lián)就是要求A,B同時等于1時這個線路才導(dǎo)通,如下圖所示,且這里NMOS管的導(dǎo)通會把NMOS管源極的低電平導(dǎo)通過來,因此這個正好對應(yīng)關(guān)系式Y=~(A&&B) ;所以我們只需要串聯(lián)兩個NMOS管就可以實現(xiàn)NMOS塊了,如圖(與非門的MOS管實現(xiàn))所示。

圖片

與開關(guān)邏輯

PMOS塊我們考慮實現(xiàn)這個邏輯式

Y= (~A)||(~B)

因為PMOS管是低電平導(dǎo)通,正好符號這個式子A,B低電平有效,即直接對 (~A),(~B) 進(jìn)行運算,然后PMOS輸出的是高電平,這個式子也是,此外在這個式子是邏輯或的關(guān)系,因此只需要要并聯(lián)兩個PMOS管就可以了。

圖片

或開關(guān)邏輯

最后把PMOS塊和NMOS塊連接到相同的輸出端口就能實現(xiàn)邏輯運算了。

圖片

與非門Symbol

3.或非門(NOR)

圖片

或非門的MOS管實現(xiàn)

或非門邏輯關(guān)系式:

Z= ~(A||B) = (~A)&&(~B)

理解了我對與非門的分析,那么或非門也能很快自己搭建出來。

用NMOS管并聯(lián)實現(xiàn)對 A,B 的邏輯或功能,用PMOS管串聯(lián)實現(xiàn)對 (~A),(~B) 的邏輯與功能,如上圖(或非門的MOS管實現(xiàn))所示。

圖片

或非門Symbol

4.異或門(XOR

圖片

異或門的MOS管實現(xiàn)

有了基本的或與非邏輯單元,我們就能實現(xiàn)復(fù)雜的邏輯功能了。在這里展示一下異或門的實現(xiàn)。有邏輯運算基礎(chǔ)的同志能很快地分析完這個電路,故不做贅述。

圖片

異或門Symbol

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 邏輯電路
    +關(guān)注

    關(guān)注

    13

    文章

    491

    瀏覽量

    42509
  • IC設(shè)計
    +關(guān)注

    關(guān)注

    37

    文章

    1290

    瀏覽量

    103640
  • MOS管
    +關(guān)注

    關(guān)注

    108

    文章

    2352

    瀏覽量

    66253
  • 反相器
    +關(guān)注

    關(guān)注

    6

    文章

    309

    瀏覽量

    43153
  • 電源電壓
    +關(guān)注

    關(guān)注

    2

    文章

    979

    瀏覽量

    23901
收藏 人收藏

    評論

    相關(guān)推薦

    邏輯電路芯片-組合邏輯電路芯片-時序邏輯電路芯片

    邏輯電路芯片,簡而言之,是執(zhí)行邏輯運算的電子元件集合體,這些邏輯運算包括與(AND)、或(OR)、非(NOT)、與非(NAND)、或非(NOR)等基本操作。這些芯片通過集成大量的晶體
    發(fā)表于 09-30 10:47

    MOS的主要電路邏輯

    片的制造和銷售價格十分合理。  這些特征及其它特征都為MOS成為制造IC的主要工藝提供了基礎(chǔ)。MOS可以作為學(xué)習(xí)在電子網(wǎng)絡(luò)中如何
    發(fā)表于 11-20 14:04

    【原創(chuàng)】組合邏輯電路詳解、實現(xiàn)及其應(yīng)用

    之前的輸入X是沒有關(guān)系的,像這種電路,我們就稱它為組合邏輯電路。二、 如何分析組合邏輯電路?了解了什么是組合邏輯電路之后, 我們應(yīng)該如何去分析電路
    發(fā)表于 04-24 15:07

    組合邏輯電路常見的類型

    組合邏輯電路功能的三種主要方法是:  1.布爾代數(shù) –形成代數(shù)表達(dá)式,顯示每個輸入變量True或False的邏輯電路的操作,結(jié)果為邏輯1
    發(fā)表于 12-31 17:01

    常見的組合邏輯電路分析

    邏輯電路的操作,從而產(chǎn)生邏輯1”輸出。2.真值表 –真值表通過提供一個簡明列表來定義邏輯門的功能,該簡明列表以表格的形式顯示了門可能遇
    發(fā)表于 01-19 09:29

    在FPGA開發(fā)板中點亮LED燈實現(xiàn)時序邏輯電路的設(shè)計

    電路狀態(tài)的影響。在本篇文章中,我們通過兩個實例介紹如何點亮LED燈實現(xiàn)流水燈來講解時序邏輯電路。如何點亮LED燈FPGA上的LED燈本質(zhì)上為發(fā)光二極
    發(fā)表于 07-22 15:25

    數(shù)字系統(tǒng)的基本算法與邏輯電路實現(xiàn)

    數(shù)字系統(tǒng)的基本算法與邏輯電路實現(xiàn):本章主要介紹數(shù)字系統(tǒng)的基本算法設(shè)計及對應(yīng)的邏輯電路實現(xiàn)方法。算法設(shè)計中主要考慮的因素1.
    發(fā)表于 09-01 09:04 ?0次下載

    鐘控傳輸門絕熱邏輯電路和SRAM的設(shè)計

    鐘控傳輸門絕熱邏輯電路和SRAM 的設(shè)計 本文利用NMOS的自舉效應(yīng)設(shè)計了一種新的采用二相無交疊功率時鐘的絕熱邏輯電路---鐘控傳輸門絕熱邏輯電路,
    發(fā)表于 02-23 10:14 ?15次下載

    CPLD邏輯電路

    CPLD邏輯電路    6是CPLD內(nèi)部邏輯電路,CPLD選用的是LATTICE公司的ispLSI1016E,邏輯設(shè)計采用原理圖輸入法,主
    發(fā)表于 11-13 12:04 ?2596次閱讀
    CPLD<b class='flag-5'>邏輯電路</b>

    用分離元件組成的邏輯電路原理圖

    用分離元件組成的邏輯電路原理圖都是值得參考的設(shè)計。
    發(fā)表于 05-11 17:33 ?21次下載

    組合邏輯電路的設(shè)計說明

    、掌握組合邏輯電路的設(shè)計方法。 2、掌握組合邏輯電路的靜態(tài)測試方法。 3、熟悉CPLD設(shè)計的過程,比較原理圖輸入和文本輸入的優(yōu)劣。
    發(fā)表于 07-10 14:38 ?17次下載

    與非門邏輯電路功能測試的原理圖免費下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是與非門邏輯電路功能測試的原理圖免費下載。
    發(fā)表于 10-12 16:18 ?25次下載
    與非門<b class='flag-5'>邏輯電路</b>功能測試的<b class='flag-5'>原理圖</b>免費下載

    與非門搭接的邏輯電路原理圖免費下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是與非門搭接的邏輯電路原理圖免費下載。
    發(fā)表于 10-12 16:18 ?7次下載
    與非門搭接的<b class='flag-5'>邏輯電路</b><b class='flag-5'>原理圖</b>免費下載

    硬件工程師必看的技能之MOS構(gòu)成的基本門邏輯電路

    本文你可以獲得什么? MOS構(gòu)成的緩沖器Buffer和漏極開路們OD門是數(shù)字電路非常重要的概念,怎么構(gòu)成的; 反相器,線與邏輯怎么玩,又怎么用呢? 根據(jù)
    的頭像 發(fā)表于 03-30 10:59 ?1w次閱讀
    硬件工程師必看的技能之<b class='flag-5'>MOS</b><b class='flag-5'>管</b>構(gòu)成的基本門<b class='flag-5'>邏輯電路</b>

    邏輯電路與時序邏輯電路的區(qū)別

    的信號。理解它們之間的區(qū)別對于設(shè)計和實現(xiàn)復(fù)雜的數(shù)字系統(tǒng)至關(guān)重要。 第一部分:邏輯電路 1.1 定義 邏輯電路是一種電子電路,它根據(jù)輸入信號的邏輯
    的頭像 發(fā)表于 07-30 15:00 ?471次閱讀