為什么pcb走線需要等長(zhǎng)？

為什么pcb走線需要等長(zhǎng)？

可以參考這篇文章 PCB設(shè)計(jì)十大誤區(qū)-繞不完的等長(zhǎng)_等長(zhǎng)仿真計(jì)算-CSDN博客，簡(jiǎn)單的理解就是時(shí)序是指電路系統(tǒng)的時(shí)間特性，即電路的狀態(tài)隨時(shí)間的變化情況。數(shù)字電路中的信號(hào)延遲、時(shí)鐘頻率。

數(shù)字電路中，每個(gè)操作都需要在正確的時(shí)間執(zhí)行，因?yàn)?a target="_blank">電子元件并不是瞬間完成其功能的。例如，在時(shí)鐘信號(hào)的上升沿或下降沿處將數(shù)據(jù)寫入存儲(chǔ)器，然后等待一段時(shí)間后讀取數(shù)據(jù)。如果在錯(cuò)誤的時(shí)序下執(zhí)行這些操作，從機(jī)數(shù)據(jù)接收錯(cuò)誤，導(dǎo)致亂碼，（奇偶校驗(yàn)位就是防止數(shù)據(jù)亂碼）

時(shí)序分析，在高速數(shù)字電路中，通過(guò)對(duì)電路的設(shè)計(jì)和模擬來(lái)確保電路操作的正確時(shí)間關(guān)系。它可以通過(guò)使用時(shí)序約束來(lái)指定電路組件之間的相對(duì)時(shí)序關(guān)系。時(shí)序分析可以幫助設(shè)計(jì)人員避免電路中的冒險(xiǎn)現(xiàn)象、穩(wěn)態(tài)和暫態(tài)時(shí)序故障等問(wèn)題。

時(shí)序匹配：在高速數(shù)字電路中，信號(hào)的到達(dá)時(shí)間對(duì)于確保數(shù)據(jù)的正確傳輸非常重要。如果信號(hào)經(jīng)過(guò)的路徑長(zhǎng)度不同，就會(huì)導(dǎo)致信號(hào)間的時(shí)延差異，可能導(dǎo)致時(shí)序錯(cuò)誤。通過(guò)保持信號(hào)路徑等長(zhǎng)，可以最大程度上減小時(shí)延差異，使信號(hào)到達(dá)終點(diǎn)的時(shí)間保持一致。

信號(hào)完整性：信號(hào)在傳輸過(guò)程中可能會(huì)受到噪聲、互相干擾和反射等影響。等長(zhǎng)走線可以幫助降低這些問(wèn)題的發(fā)生概率。當(dāng)信號(hào)經(jīng)過(guò)不等長(zhǎng)的走線時(shí)，由于信號(hào)的傳播速度是有限的，不等長(zhǎng)的走線可能導(dǎo)致信號(hào)波形的失真和不完整。通過(guò)保持信號(hào)路徑等長(zhǎng)，可以減小這些問(wèn)題的風(fēng)險(xiǎn)，提升信號(hào)的完整性。

信號(hào)匹配：在差分信號(hào)傳輸中，等長(zhǎng)走線也可以實(shí)現(xiàn)差分信號(hào)的匹配。差分信號(hào)是指同時(shí)傳輸正負(fù)兩個(gè)相位相反的信號(hào)，通過(guò)比較這兩個(gè)信號(hào)的差異來(lái)恢復(fù)原始信號(hào)。等長(zhǎng)走線可以確保正負(fù)兩個(gè)信號(hào)的傳播時(shí)間一致，從而保持差分信號(hào)的匹配性能。

1.添加xSignal，class

編輯

編輯2.再點(diǎn)擊設(shè)置-創(chuàng)建xsignal,選擇兩個(gè)器件需要等長(zhǎng)的網(wǎng)絡(luò)

編輯

點(diǎn)擊分析可以選擇要等長(zhǎng)的網(wǎng)絡(luò)

編輯

規(guī)則中設(shè)置長(zhǎng)度公差

編輯

選擇創(chuàng)建的類

編輯

此時(shí)黃色表示警告，以黑色線為標(biāo)準(zhǔn)

編輯

編輯

黑色表示公差<=20mil