簡(jiǎn)單認(rèn)識(shí)數(shù)字信號(hào)處理器

數(shù)字信號(hào)處理器 (Digital Signal Processor, DSP）是一種專用微處理器，它在架構(gòu)上對(duì)數(shù)字信號(hào)處理 (Digital Signal Processing）做了優(yōu)化。第一款單芯片DSP 是 1979年貝爾實(shí)驗(yàn)室研發(fā)的 MAC4 型微處理器。第一批完整的 DSP 出現(xiàn)在1980 年 IEEE 國(guó)際固態(tài)電路會(huì)議上，它們是 NEC 的μPD7720 處理器和 AT&T的DSP1 處理器。最終開啟 DSP 市場(chǎng)的一款芯片是1983年TI生產(chǎn)的TMS32010。???

DSP 可以對(duì)真實(shí)世界連續(xù)變化的模擬信號(hào)進(jìn)行測(cè)量、過濾和壓縮處理。典型的數(shù)字信號(hào)處理系統(tǒng)示意圖如圖 2-28 所示。數(shù)字信號(hào)處理系統(tǒng)的原理是將信號(hào)（例如來自音頻視頻傳感器的信號(hào)）從模擬信號(hào)轉(zhuǎn)換成為數(shù)字信號(hào)，并進(jìn)行有效數(shù)字信號(hào)的運(yùn)算處理，然后再將其轉(zhuǎn)換成模擬信號(hào)形式。其中的 DSP 模塊一般將運(yùn)用大量的數(shù)學(xué)算法以達(dá)到快速、重復(fù)地對(duì)連續(xù)數(shù)據(jù)進(jìn)行采樣并對(duì)數(shù)據(jù)進(jìn)行有目的性的運(yùn)算處理。???

DSP 模塊的運(yùn)算往往需要聯(lián)合微處理器芯片完成。大部分微處理器可以完成數(shù)字信號(hào)處理算法的運(yùn)算，但并不都能應(yīng)用于對(duì)功耗要求較高的移動(dòng)設(shè)備和物聯(lián)網(wǎng)設(shè)備中。為了滿足低功耗要求，同時(shí)保證良好性能以及快速處理速度，人們開發(fā)出了應(yīng)用于移動(dòng)設(shè)備的專門數(shù)字信號(hào)處理芯片、語音信號(hào)處理芯片、圖像信號(hào)處理芯片和視覺信號(hào)處理芯片等。

TI公司的C6000 系列，時(shí)鐘頻率為1.2GHz，最快執(zhí)行速率為 8000MIPS。Freescale 公司（2015 年被 NXP 合并）的多核DSP，每個(gè)核的時(shí)鐘頻率達(dá)到1GHz。 XMOS 公司的多線程 DSP 執(zhí)行速率為 400~1600MIPS。 CEVA 公司的DSP 為16位或32位字寬、單個(gè)或兩個(gè)MAC 的 DSP，可以采用超長(zhǎng)指令字(Very Long Instruction Word, VLIW）和單指令多數(shù)據(jù) (Single-Instruction Multiple-Data， SIMD）兩種架構(gòu)。ADI 公司的基于超級(jí)哈佛結(jié)構(gòu)(Super HarvardArchitecture, SHARC)具有浮點(diǎn)與定點(diǎn)功能的DSP，每秒百萬次浮點(diǎn)運(yùn)算數(shù)(Million Floating - Point Operations Per Second, MFLOPS) 范圍為 198～2400MFLOPS（對(duì)應(yīng)頻率為 66~400MHz）。 Cadence 公司的 Tensilica Vision P6 是一款用于計(jì)算機(jī)視覺應(yīng)用，同時(shí)支持 OpenVX、矢量單精度浮點(diǎn)加速運(yùn)算的圖像信號(hào)處理芯片。

審核編輯：湯梓紅