Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。
我們生成一個fifo IP命名為fifo_sim
在Deliverables中保留Testbench的選項。
在IP的生成目錄下會有以下幾個文件
我們來看下modelsim.do文件,里面vlog了fifo_tb.sv文件,另外還調(diào)用了flist文件里的文件,flist只有一個文件那就是fifo_sim.v。所以這個仿真只使用了兩個文件。
如果生成默認(rèn)的IP或者自己的IP,目前FIFO的IP仿真可能會有一個錯誤 。提示在fifo_tb.sv的409行沒有rd_valid_o和almost_empty_o
這是因為仿真文件只能仿真特定配置的IP,或者自帶的仿真文件只適用于某些參數(shù)的設(shè)置。上面的問題是因為IP生成是沒有打開Enable Programmbel Empty Option和Optional Signals兩個選項。
我們需要打開這兩個選項重新生成IP,注意重新生成IP時要關(guān)閉modeslim.
這里在把modelsim的路徑轉(zhuǎn)向文件所在的路徑,比如我的路徑如下:
cd E:/FPGA_Prj//ip/fifo_sim/Testbench/
然后執(zhí)行do modelsim.do即可以仿真。
-
IP
+關(guān)注
關(guān)注
5文章
1579瀏覽量
149136 -
仿真
+關(guān)注
關(guān)注
50文章
3991瀏覽量
133214 -
fifo
+關(guān)注
關(guān)注
3文章
384瀏覽量
43460
發(fā)布評論請先 登錄
相關(guān)推薦
評論