0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

化解先進(jìn)半導(dǎo)體封裝挑戰(zhàn),有一個(gè)工藝不能不說(shuō)

中科院半導(dǎo)體所 ? 來(lái)源:TechSugar ? 2023-12-10 16:38 ? 次閱讀

由于芯片的集成度和性能越來(lái)越高,傳統(tǒng)的封裝技術(shù)已經(jīng)無(wú)法滿足新一代芯片的封裝要求,而3D Cu-Cu混合鍵合技術(shù)提供了一種高密度、低成本、高性能的方案,有助于提高封裝的可靠性和穩(wěn)定性,實(shí)現(xiàn)高速、低延遲的芯片互連。

凸點(diǎn)間距與先進(jìn)半導(dǎo)體封裝

1965年發(fā)明了第一個(gè)半導(dǎo)體封裝,此后封裝技術(shù)不斷發(fā)展?,F(xiàn)在,有許多封裝技術(shù),從最廣泛使用的引線鍵合到最先進(jìn)的3DIC。之所以叫先進(jìn)半導(dǎo)體封裝,一種分類(lèi)方法是看凸點(diǎn)間距的大小。較小的凸點(diǎn)間距意味著更多的I/O數(shù),即更高的互連密度,這是許多高計(jì)算應(yīng)用所必需的。通常,我們將先進(jìn)半導(dǎo)體封裝定義為凸點(diǎn)間距小于100μm的任何封裝。

549d1150-967b-11ee-8b88-92fbcf53809c.png

凸點(diǎn)間距

I/O數(shù)是隨著凸點(diǎn)間距的減小而增加的,例如:10μm凸點(diǎn)間距封裝技術(shù)可以提供大約400倍于200μm凸點(diǎn)間距封裝技術(shù)的I/O數(shù)。

Cu-Cu混合鍵合的典型應(yīng)用

Cu-Cu混合鍵合技術(shù)可以提高封裝的可靠性和穩(wěn)定性。在傳統(tǒng)的封裝技術(shù)中,芯片與基板之間的連接通常采用引線或載帶等方式,這些連接方式容易受機(jī)械振動(dòng)、溫度變化等因素的影響,導(dǎo)致連接失效或損壞。而Cu-Cu混合鍵合的連接具有更高的強(qiáng)度和穩(wěn)定性,可有效地提高封裝的可靠性和穩(wěn)定性。

此外,Cu-Cu混合鍵合技術(shù)的制造工藝相對(duì)簡(jiǎn)單,可實(shí)現(xiàn)晶圓級(jí)大規(guī)模生產(chǎn),從而降低成本并提高效率。該技術(shù)可應(yīng)用于不同類(lèi)型的芯片和基板材料,具有廣泛的適用性,特別是在高密度、高性能的封裝中具有顯著優(yōu)勢(shì)。Cu-Cu混合鍵合的典型應(yīng)用包括:

倒裝芯片封裝(FC):在倒裝芯片封裝中,通過(guò)Cu-Cu混合鍵合實(shí)現(xiàn)芯片的凸點(diǎn)與基板的相應(yīng)觸點(diǎn)互連。這種封裝方式具有高密度、高性能的特點(diǎn),廣泛應(yīng)用于高性能計(jì)算、通信、軍事等領(lǐng)域。

3D封裝:在芯片堆疊封裝中,通過(guò)Cu-Cu混合鍵合實(shí)現(xiàn)芯片之間的互連,將多個(gè)芯片堆疊在一起,從而在有限的空間內(nèi)增加更多的功能和性能。這種封裝方式在智能手機(jī)、平板電腦等便攜式設(shè)備中應(yīng)用很廣。

晶圓級(jí)封裝:將整個(gè)晶圓封裝在一起,通過(guò)Cu-Cu混合鍵合實(shí)現(xiàn)芯片之間的互連。這種封裝方式具有高密度、低成本、小型化的特點(diǎn),廣泛應(yīng)用于各種高性能集成電路。

傳統(tǒng)凸點(diǎn)工藝難以縮小間距

在傳統(tǒng)的倒裝芯片焊接工藝中,凸點(diǎn)間距被限制在40μm-50μm,無(wú)鉛焊料和Cu在230℃左右熔化后可形成穩(wěn)定的接點(diǎn),接點(diǎn)間需要底部填充物來(lái)提高其機(jī)械性能。不過(guò),熱膨脹失配可能導(dǎo)致翹曲和管芯移位等可靠性問(wèn)題。

當(dāng)凸點(diǎn)間距減小到大約10μm時(shí),焊球尺寸的減小增加了形成金屬間化合物(IMC)的風(fēng)險(xiǎn),降低了IMC點(diǎn)的導(dǎo)電值和機(jī)械性能。此外,如果凸點(diǎn)間距太小,相鄰的焊球可能會(huì)接觸到,在回流焊過(guò)程中出現(xiàn)橋接現(xiàn)象導(dǎo)致芯片故障。而焊料和IMC的電阻率大約是Cu的十倍,不適合高性能組件封裝。

另外,隨著焊料凸點(diǎn)間距的縮小,用于接合的凸點(diǎn)高度和表面積的減小使得建立可靠的電連接變得越來(lái)越困難,需要精確的制造工藝來(lái)避免誤差。為此,關(guān)鍵的共面性和表面粗糙度變得至關(guān)重要,因?yàn)榧词故俏⑿〉牟灰?guī)則性也會(huì)影響鍵合的成功。

由于采用較小的Cu柱和凸點(diǎn)直徑,制造中面臨蝕刻困難等障礙,更有可能發(fā)生過(guò)腐蝕(undercutting)。另外,由于有效確保均勻性和控制共面性變得更加困難,電化學(xué)沉積(ECD)鍍層的復(fù)雜性也會(huì)增加。而且,隨著凸點(diǎn)尺寸的不斷縮小,鍵合質(zhì)量對(duì)凸點(diǎn)共面性、表面粗糙度和硬度等因素的敏感性使其對(duì)溫度、時(shí)間和壓力等參數(shù)的調(diào)整變得更加復(fù)雜。

為了解決倒裝焊的局限性難題,行業(yè)提出了Cu-Cu混合鍵合技術(shù)。該技術(shù)是在介電材料之間嵌入金屬觸點(diǎn),并使用熱處理使Cu原子固態(tài)擴(kuò)散將材料連接在一起,消除了焊接時(shí)遇到的橋接問(wèn)題。Cu工藝是半導(dǎo)體行業(yè)中公認(rèn)的技術(shù),可以實(shí)現(xiàn)小于1μm的凸點(diǎn)間距。

與倒裝焊相比,混合焊的優(yōu)點(diǎn)顯而易見(jiàn)。首先,它實(shí)現(xiàn)了超細(xì)間距和小接點(diǎn)尺寸,有助于實(shí)現(xiàn)高I/O數(shù)。因?yàn)槠骷枰絹?lái)越多的連接來(lái)滿足性能要求,這對(duì)現(xiàn)代半導(dǎo)體封裝至關(guān)重要;其次,與通常依賴(lài)于底部填充材料的倒裝焊不同,Cu-Cu混合鍵合無(wú)需進(jìn)行底部填充,降低了寄生電容、電阻和電感及熱阻;最后,Cu-Cu混合鍵合中減小了連接厚度,幾乎消除了倒裝芯片技術(shù)中10-30μm厚度的焊球,為更緊湊、更高效的半導(dǎo)體封裝開(kāi)辟了新的可能性。

Cu-Cu混合鍵合面臨的挑戰(zhàn)

Cu-Cu混合鍵合技術(shù)為先進(jìn)半導(dǎo)體封裝帶來(lái)了巨大的前景,但它也帶來(lái)了一系列挑戰(zhàn),需要有針對(duì)未來(lái)發(fā)展的創(chuàng)新解決方案。

目前有三種Cu-Cu混合鍵合方式:晶圓對(duì)晶圓(W2W)工藝是最常用的工藝;管芯對(duì)晶圓(D2W)或芯片對(duì)晶圓(C2W)工藝正處于密集研發(fā)中,因?yàn)檫@兩種方法可以滿足更多需要集成不同尺寸管芯的應(yīng)用。

54b1beac-967b-11ee-8b88-92fbcf53809c.png

Cu-Cu混合鍵合的三種方法和應(yīng)用

對(duì)于這三種方式,制造中的一個(gè)關(guān)鍵是鍵合環(huán)境,通過(guò)化學(xué)機(jī)械拋光(CMP)優(yōu)化實(shí)現(xiàn)平坦清潔的介電表面至關(guān)重要。此外,介電材料能夠承受較低退火溫度和較短持續(xù)時(shí)間,對(duì)于最大限度地減少鍵合過(guò)程中晶圓變形和翹曲的可能性也很重要。Cu解決方案的優(yōu)化電化學(xué)沉積(ECD)還可以減少退火時(shí)間并降低退火溫度,從而提高效率。

在D2W/C2W工藝的情況下,重要的是解決與劃片(die singulation)和邊緣效應(yīng)相關(guān)的挑戰(zhàn),并最大限度地減少對(duì)管芯和晶圓的污染。高精度貼片機(jī)對(duì)于確保精確的管芯放置非常必要,可以將誤差縮小到0.2μm。為了適應(yīng)可能的放置誤差,必須有更大的Cu焊盤(pán)。此外,先進(jìn)的薄晶圓處理技術(shù)將在確保成功實(shí)現(xiàn)Cu-Cu混合鍵合方面發(fā)揮重要作用。

Cu-Cu混合鍵合的步驟

Cu-Cu混合鍵合的實(shí)現(xiàn)需要經(jīng)過(guò)幾個(gè)步驟。首先,按照芯片大小將晶圓分割成單一的晶粒,以用于隨后的芯片貼裝、引線鍵合等工序。第二步是表面處理,使用化學(xué)等手段對(duì)晶圓表面進(jìn)行清潔、去氧化層等處理,以去除表面的污染物和氧化層,提高鍵合質(zhì)量。然后對(duì)晶圓表面進(jìn)行研磨拋光,以去除表面的粗糙度和缺陷,提高表面平整度和鍵合可靠性。切割和研磨拋光操作需要精確控制,以確保晶圓的尺寸和厚度符合要求。

前期處理是Cu-Cu混合鍵合的重要步驟之一,其目的是為了確保晶圓的表面狀態(tài)和尺寸精度符合要求,以提高鍵合質(zhì)量和可靠性。

在進(jìn)行鍵合準(zhǔn)備時(shí),需要進(jìn)行預(yù)熱和壓力調(diào)節(jié)。首先將芯片和基板分別放置在預(yù)熱爐中進(jìn)行預(yù)熱,以達(dá)到適宜的鍵合溫度。預(yù)熱溫度的選擇應(yīng)根據(jù)芯片和基板材料的特性合理調(diào)整;同時(shí)還需要調(diào)整鍵合機(jī)壓力,使其能夠正確施加在芯片和基板之間,以確保鍵合的牢固性和穩(wěn)定性。

在鍵合操作過(guò)程中,需要嚴(yán)格控制鍵合溫度、壓力和時(shí)間等參數(shù),以確保鍵合的質(zhì)量和可靠性。

總之,Cu-Cu混合鍵合作為一種先進(jìn)的芯片連接技術(shù),在微電子封裝領(lǐng)域具有廣泛的應(yīng)用前景。Cu-Cu混合鍵合的未來(lái)發(fā)展可能將集中在精煉和優(yōu)化工藝方面,包括CMP、介電材料、ECD(電化學(xué)沉積)解決方案、貼片機(jī)的進(jìn)步,以及處理薄晶圓的創(chuàng)新??朔@些挑戰(zhàn)將為在先進(jìn)半導(dǎo)體封裝中更廣泛地采用Cu-Cu混合鍵合鋪平道路,從而能夠制造出更小、功能更強(qiáng)大、更節(jié)能的電子器件。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4785

    瀏覽量

    127600
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7657

    瀏覽量

    142483
  • 先進(jìn)半導(dǎo)體

    關(guān)注

    0

    文章

    11

    瀏覽量

    2163

原文標(biāo)題:化解先進(jìn)半導(dǎo)體封裝挑戰(zhàn),有一個(gè)工藝不能不說(shuō)

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    閑談半導(dǎo)體封裝工藝工程師

    半導(dǎo)體產(chǎn)業(yè)鏈中,封裝工藝工程師扮演著舉足輕重的角色。他們不僅是半導(dǎo)體芯片從晶圓到最終產(chǎn)品的橋梁,更是確保半導(dǎo)體器件性能穩(wěn)定、可靠的關(guān)鍵人物。本文將深入探討
    的頭像 發(fā)表于 05-25 10:07 ?1158次閱讀
    閑談<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝工藝</b>工程師

    半導(dǎo)體封裝技術(shù)的可靠性挑戰(zhàn)與解決方案

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,先進(jìn)封裝技術(shù)已成為提升芯片性能、實(shí)現(xiàn)系統(tǒng)高效集成的關(guān)鍵環(huán)節(jié)。本文將從生態(tài)系統(tǒng)和可靠性?xún)?b class='flag-5'>個(gè)方面,深入探討半導(dǎo)體
    的頭像 發(fā)表于 05-14 11:41 ?832次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝</b>技術(shù)的可靠性<b class='flag-5'>挑戰(zhàn)</b>與解決方案

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    公司是這歷史階段的先驅(qū)?,F(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開(kāi)始出現(xiàn)分化。了設(shè)計(jì)限制,出現(xiàn)了
    發(fā)表于 03-27 16:17

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    等公司是這歷史階段的先驅(qū)?,F(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開(kāi)始出現(xiàn)分化。了設(shè)計(jì)限制,出現(xiàn)了
    發(fā)表于 03-13 16:52

    半導(dǎo)體封裝工藝面臨的挑戰(zhàn)

    半導(dǎo)體工藝主要是應(yīng)用微細(xì)加工技術(shù)、膜技術(shù),把芯片及其他要素在各個(gè)區(qū)域中充分連接,如:基板、框架等區(qū)域中,有利于引出接線端子,通過(guò)可塑性絕緣介質(zhì)后灌封固定,使其形成個(gè)整體,以立體結(jié)構(gòu)方
    發(fā)表于 03-01 10:30 ?637次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝工藝</b>面臨的<b class='flag-5'>挑戰(zhàn)</b>

    半導(dǎo)體封裝工藝的研究分析

    共讀好書(shū) 張?chǎng)?苑明星 楊小渝 (重慶市聲光電有限公司) 摘 要: 對(duì)半導(dǎo)體封裝工藝的研究,先探析半導(dǎo)體工藝概述,能對(duì)其工作原理
    的頭像 發(fā)表于 02-25 11:58 ?901次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝工藝</b>的研究分析

    聊聊半導(dǎo)體產(chǎn)品的8大封裝工藝

    今天我們聊聊半導(dǎo)體產(chǎn)品的封裝工藝提到“封裝”,大家不難就會(huì)想到“包裝”,但是,封裝不能簡(jiǎn)單
    的頭像 發(fā)表于 02-23 14:42 ?2841次閱讀
    聊聊<b class='flag-5'>半導(dǎo)體</b>產(chǎn)品的8大<b class='flag-5'>封裝工藝</b>

    半導(dǎo)體后端工藝封裝設(shè)計(jì)與分析

    圖1顯示了半導(dǎo)體封裝設(shè)計(jì)工藝的各項(xiàng)工作內(nèi)容。首先,封裝設(shè)計(jì)需要芯片設(shè)計(jì)部門(mén)提供關(guān)鍵信息,包括芯片焊盤(pán)(Chip Pad)坐標(biāo)、芯片布局和封裝
    的頭像 發(fā)表于 02-22 14:18 ?1037次閱讀
    <b class='flag-5'>半導(dǎo)體</b>后端<b class='flag-5'>工藝</b>:<b class='flag-5'>封裝</b>設(shè)計(jì)與分析

    半導(dǎo)體先進(jìn)封裝技術(shù)

    共讀好書(shū) 半導(dǎo)體產(chǎn)品在由二維向三維發(fā)展,從技術(shù)發(fā)展方向半導(dǎo)體產(chǎn)品出現(xiàn)了系統(tǒng)級(jí)封裝(SiP)等新的封裝方式,從技術(shù)實(shí)現(xiàn)方法出現(xiàn)了倒裝(FlipChip),凸塊(Bumping),晶圓級(jí)
    的頭像 發(fā)表于 02-21 10:34 ?785次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)

    半導(dǎo)體芯片材料工藝先進(jìn)封裝

    wafer--晶圓wafer即為圖片所示的晶圓,由純硅(Si)構(gòu)成。般分為6英寸、8英寸、12英寸規(guī)格不等,晶片就是基于這個(gè)wafer上生產(chǎn)出來(lái)的。晶圓是指硅半導(dǎo)體集成電路制作所用的硅晶片,由于其
    的頭像 發(fā)表于 02-21 08:09 ?1428次閱讀
    <b class='flag-5'>半導(dǎo)體</b>芯片材料<b class='flag-5'>工藝</b>和<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>

    主要先進(jìn)封裝廠商匯總名單半導(dǎo)體材料與工藝設(shè)備

    先進(jìn)封裝產(chǎn)品通過(guò)半導(dǎo)體中道工藝實(shí)現(xiàn)芯片物理性能的優(yōu)化或者說(shuō)維持裸片性能的優(yōu)勢(shì),接下來(lái)的后道封裝從工序上而言與傳統(tǒng)
    的頭像 發(fā)表于 01-30 15:54 ?759次閱讀
    主要<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>廠商匯總名單<b class='flag-5'>半導(dǎo)體</b>材料與<b class='flag-5'>工藝</b>設(shè)備

    半導(dǎo)體芯片封裝工藝介紹

    半導(dǎo)體芯片在作為產(chǎn)品發(fā)布之前要經(jīng)過(guò)測(cè)試以篩選出有缺陷的產(chǎn)品。每個(gè)芯片必須通過(guò)的 “封裝工藝才能成為完美的半導(dǎo)體產(chǎn)品。封裝主要作用是電氣連接
    的頭像 發(fā)表于 01-17 10:28 ?899次閱讀
    <b class='flag-5'>半導(dǎo)體</b>芯片<b class='flag-5'>封裝工藝</b>介紹

    化解先進(jìn)半導(dǎo)體封裝挑戰(zhàn),這個(gè)工藝不得不說(shuō)

    隨著半導(dǎo)體技術(shù)的不斷發(fā)展,封裝工藝也面臨著系列挑戰(zhàn)。本文將探討其中個(gè)重要的
    的頭像 發(fā)表于 12-11 14:53 ?432次閱讀

    半導(dǎo)體封裝的作用、工藝和演變

    免受物理性或化學(xué)性損壞。然而,半導(dǎo)體封裝的作用并不止于此。本文將詳述封裝技術(shù)的不同等級(jí)、作用和演變過(guò)程。半導(dǎo)體封裝工藝的四
    的頭像 發(fā)表于 12-02 08:10 ?838次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝</b>的作用、<b class='flag-5'>工藝</b>和演變

    了解半導(dǎo)體封裝

    其實(shí)除了這些傳統(tǒng)的封裝,還有很多隨著半導(dǎo)體發(fā)展新出現(xiàn)的封裝技術(shù),如系列的先進(jìn)封裝和晶圓級(jí)
    的頭像 發(fā)表于 11-15 15:28 ?3184次閱讀
    了解<b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>封裝</b>