0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

行芯助力客戶實現最佳的功耗、性能和面積(PPA)目標

行芯PHLEXING ? 來源:行芯PHLEXING ? 2023-12-14 10:53 ? 次閱讀

12月12日,在浙江省發(fā)展和改革委員會、杭州市人民政府、中國半導體行業(yè)協會指導下,杭州市發(fā)展和改革委員會、濱江區(qū)人民政府、浙江省支持浙商創(chuàng)業(yè)創(chuàng)新服務中心聯合主辦的“2023集成電路產業(yè)集群(浙江)創(chuàng)新發(fā)展大會”順利在杭州高新區(qū)(濱江)召開。

大會以“勇立潮頭,譜芯篇章”為主題,共商浙江集成電路產業(yè)高質量發(fā)展之路,共建具有國際競爭優(yōu)勢的集成電路產業(yè)集群?,F場,還舉行了重要簽約儀式,濱江區(qū)政府、杭州廣立微電子股份有限公司、杭州行芯科技有限公司、華芯程(杭州)科技有限公司共同簽約共建浙江省半導體簽核中心。

作為EDA設計簽核領域的領軍企業(yè)和浙江省半導體簽核中心的發(fā)起成員,行芯始終聚焦于簽核全流程,積極承擔簽核攻關任務,致力于以突破性的簽核技術全面助力客戶實現最佳的功耗、性能和面積(PPA)目標,促進芯片設計與制造的協同,共同提升我國集成電路產業(yè)整體設計制造水平和推動浙江省集成電路產業(yè)高質量發(fā)展。

建設高水平簽核平臺

浙江省半導體簽核中心將全力服務國家集成電路全產業(yè)鏈發(fā)展戰(zhàn)略,積極接應EDA產業(yè)發(fā)展具體任務部署,以設計簽核為重點依托,建設可服務國內全行業(yè)的高水平簽核平臺,打造全國產業(yè)一體化設計和制造類EDA解決方案,促進發(fā)揮產業(yè)鏈串鏈作用和協同優(yōu)勢。

審核編輯:彭菁

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5371

    文章

    11259

    瀏覽量

    359861
  • 半導體
    +關注

    關注

    334

    文章

    26669

    瀏覽量

    212951
  • 行芯科技
    +關注

    關注

    0

    文章

    11

    瀏覽量

    22

原文標題:共謀“芯”發(fā)展丨行芯簽約共建浙江省半導體簽核中心

文章出處:【微信號:Phlexing,微信公眾號:行芯PHLEXING】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Wolfspeed碳化硅助力實現性能功率系統(tǒng)

    Wolfspeed碳化硅助力實現性能功率系統(tǒng)
    發(fā)表于 10-24 10:51 ?0次下載

    實現芯片級封裝的最佳性能

    電子發(fā)燒友網站提供《實現芯片級封裝的最佳性能.pdf》資料免費下載
    發(fā)表于 10-15 10:22 ?0次下載
    <b class='flag-5'>實現</b>芯片級封裝的<b class='flag-5'>最佳</b>熱<b class='flag-5'>性能</b>

    Codasip推出低功耗嵌入式處理器核和設計自動化工具集CodasipStudio

    處理器設計自動化工具集CodasipStudio。Codasip L110為功耗敏感應用提供了同類最佳性能。此外,客戶還可以輕松添加其獨特的定制功能,以
    的頭像 發(fā)表于 06-05 17:23 ?547次閱讀

    紀科技宣布推出數字實現一站式優(yōu)化修復工具AmazeECO

    2024年5月16日,紀科技有限公司(以下簡稱“紀”)宣布推出數字實現一站式優(yōu)化修復工具AmazeECO。
    的頭像 發(fā)表于 05-16 14:25 ?363次閱讀

    是德科技、新思科技和Ansys推出全新集成射頻設計遷移流程

    近日,是德科技、新思科技和Ansys攜手,共同推出了一個革命性的集成射頻(RF)設計遷移流程。這一流程旨在助力臺積電從N16制程無縫升級到N6RF+技術,以滿足當前無線集成電路在功耗、性能和面
    的頭像 發(fā)表于 05-11 10:42 ?333次閱讀

    三星電子采納新思科技Synopsys.ai EDA套件,完成GAA制程驗證

    據新思科技介紹,他們的 Synopsys.ai EDA 套件專為 CPU 高效運行而設計,為三星的 GAA 節(jié)點帶來了卓越的 PPA性能、功耗和面積)表現。
    的頭像 發(fā)表于 05-06 11:23 ?323次閱讀

    艾為助力睿迪安實現便攜式充電樁智能交互“”體驗

    艾為通過其先進的技術和創(chuàng)新解決方案,成功助力睿迪安實現便攜式充電樁的智能交互“”體驗。
    的頭像 發(fā)表于 04-17 11:15 ?527次閱讀

    盾時代用實力贏得漢口銀行的認可 極大助力客戶信息化建設

    盾時代中標漢口銀行交易反欺詐項目并如期上線,實現交易欺詐風險的自動化實時甄別、預警和處置,為方提供場景化的全流程業(yè)務安全防護。
    的頭像 發(fā)表于 04-02 11:39 ?433次閱讀

    新思科技攜手英特爾加速Intel 18A工藝下高性能芯片設計

    新思科技數字和模擬 EDA 流程經過認證和優(yōu)化,針對Intel 18A工藝實現功耗性能和面積目標
    的頭像 發(fā)表于 03-05 17:23 ?465次閱讀

    浙江集成電路產業(yè)創(chuàng)新發(fā)展大會在杭盛大召開

     作為EDA設計簽核領域的翹楚,科技一直專注于簽核全程,并不斷挑戰(zhàn)自我,期盼通過突破性技術助力用戶達成最優(yōu)的功耗、性能
    的頭像 發(fā)表于 12-13 09:27 ?531次閱讀

    數字前端生存指南—PPA

    PPA是數字IC設計逃不開的概念,分別是P(Performance)、P(Power)和A(Area),分別代表芯片的性能、功耗和面積
    的頭像 發(fā)表于 12-04 10:09 ?3271次閱讀
    數字前端生存指南—<b class='flag-5'>PPA</b>

    如何實現AD7192的最佳輻射抗擾度性能

    電子發(fā)燒友網站提供《如何實現AD7192的最佳輻射抗擾度性能.pdf》資料免費下載
    發(fā)表于 11-24 15:47 ?2次下載
    如何<b class='flag-5'>實現</b>AD7192的<b class='flag-5'>最佳</b>輻射抗擾度<b class='flag-5'>性能</b>

    紀宣布推出布局布線工具AmazeSys

    內嵌先進的機器學習引擎內核,AmazeSys能夠為SoC開發(fā)人員提供針對性更強的高度智能化和量身推薦的優(yōu)化方案,從全局角度分析設計內容,平衡且快速達成性能、功耗和面積PPA)等設計指
    的頭像 發(fā)表于 11-10 16:10 ?666次閱讀
    <b class='flag-5'>芯</b><b class='flag-5'>行</b>紀宣布推出布局布線工具AmazeSys

    德州儀器如何用“助力客戶設計智能、安全的機器人

    機器人的應用范圍正在從工業(yè)領域拓展到千百業(yè)。展望未來,機器人將繼續(xù)影響人類在工作、家庭和日常生活中的體驗。在德州儀器的機器人展區(qū),我們展示了德州儀器豐富的模擬和嵌入式處理產品、技術與專業(yè)知識,與各位一同見證德州儀器如何用“助力
    的頭像 發(fā)表于 11-10 10:02 ?630次閱讀

    Tempus DRA 套件:使用先進的芯片建模實現高達 10% 的 PPA 提升

    實現簽核時,為了保證芯片設計的耐用性,設計師會面臨重重挑戰(zhàn),利用 Cadence Tempus 設計穩(wěn)健性分析(DRA)套件為設計工程師提供領先的建模技術,可實現最佳功耗、
    的頭像 發(fā)表于 11-01 14:50 ?400次閱讀
    Tempus DRA 套件:使用先進的芯片建模<b class='flag-5'>實現</b>高達 10% 的 <b class='flag-5'>PPA</b> 提升