0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

模擬布局中的堆疊MOSFET設(shè)計

ruikundianzi ? 來源:IP與SoC設(shè)計 ? 2024-01-15 17:33 ? 次閱讀

模擬布局中的堆疊MOSFET

在28nm以下,最大器件長度限制意味著模擬設(shè)計者通常需要串聯(lián)多個短長度MOSFET來創(chuàng)建長溝道器件。這些串聯(lián)連接的器件通常被稱為堆疊MOSFET或堆疊器件。例如,將三個1um MOSFET串聯(lián)堆疊可產(chǎn)生溝道長度為3um的有效器件。

5441976a-b388-11ee-8b88-92fbcf53809c.png

堆疊MOSFET在現(xiàn)代模擬設(shè)計中非常常見,但并非沒有問題。主要問題是電容增加和面積增大。電容的增加很大程度上是由于器件周圍互連的增加。總體柵極面積和柵極電容與非堆疊等效物保持相似,但在互連上存在額外的寄生電容。與單個長通道器件相比,堆疊中器件的物理分離增加了整體設(shè)計面積。

當(dāng)在電路中使用堆疊的MOSFET時,布局質(zhì)量變得比平時更加關(guān)鍵。糟糕的布局顯著增加了寄生電容和設(shè)計面積,并可能導(dǎo)致電路不能滿足所需的性能特性。布局工程師必須非常小心地設(shè)計此類設(shè)備的布局。在這些較小的流程節(jié)點上工作的大多數(shù)設(shè)計師都經(jīng)歷過布局前和布局后模擬非常不同的情況。通常,這是由于堆疊器件上的互連寄生效應(yīng)造成的。

讓我們來看看為堆疊MOSFET實現(xiàn)高質(zhì)量布局的幾種方法。下面的子電路顯示了四個nmos MOSFET,它們堆疊在一起形成了一個長溝道器件。

54583506-b388-11ee-8b88-92fbcf53809c.png

在這個電路中,你可以看到所有的柵極引腳都連接在一起(所有四個體連接也是如此);你還可以看到MOSFET已經(jīng)串聯(lián)連接,其中一個的漏極連接到下一個的源極。因為在這種情況下,每個器件都是一個簡單的單指MOSFET,所以在設(shè)計這種結(jié)構(gòu)的布局時,我們可以使用簡單的擴(kuò)散共享布局模式。

5466698c-b388-11ee-8b88-92fbcf53809c.png

簡單堆疊案例的布局如上圖左側(cè)所示;您可以看到,幾乎沒有額外的互連,因為等效的長溝道器件(右側(cè))也需要多晶接觸。在這種情況下,面積懲罰是顯著的,但這是不可避免的,并由poly-min間距規(guī)則決定。

這種方法的另一個問題是,非常長的有效器件可能導(dǎo)致長的擴(kuò)散共享鏈。但是,可以將長鏈折疊成多行,如下所示。折衷的是,這增加了額外的互連,并進(jìn)一步增加了堆疊器件的電容。

54728528-b388-11ee-8b88-92fbcf53809c.png

下面的電路顯示了電路設(shè)計者想要在電路中使用兩個指狀MOSFET以實現(xiàn)更好匹配的情況。

548a5f9a-b388-11ee-8b88-92fbcf53809c.png

兩個手指設(shè)備不能通過擴(kuò)散共享連接,因此我們必須使用不同的放置和路由方法。為了實現(xiàn)緊湊的布局,設(shè)備按列連接,而不是前面示例中所示的基于行的模式。

54b2ea64-b388-11ee-8b88-92fbcf53809c.png

左邊的圖像顯示了連接模式,一個器件的漏極垂直連接到下一個器件源極。正如你所看到的,連接是按列運行的,交替的器件具有不同的參數(shù),可以在MOSFET的漏極中心和源極中心變體之間交換。交換的觸點允許在列中的設(shè)備之間進(jìn)行直線布線,避免了彎曲和額外的過孔。

您可以在右側(cè)看到此基于列的模式的布線模式。存在額外的互連,但并不明顯多于通常用于接觸增強(qiáng)所需的互連。

電路設(shè)計者還可以為堆疊的器件指定m因子。堆疊和m因子拓?fù)湓试S電路設(shè)計者使用許多小型MOSFET構(gòu)建具有長溝道和寬溝道的器件。該示例示出了具有m因子4的單指堆疊器件。

54d8adf8-b388-11ee-8b88-92fbcf53809c.png

在下面的布局中,您可以看到該模式具有上一個基于行的模式的四個副本,這些副本的排列確保設(shè)備之間的額外路由量最小。

54e892c2-b388-11ee-8b88-92fbcf53809c.png

在本文中,我展示了一些可以與堆疊MOSFET一起使用的基本模式。在所有這些例子中,器件的放置和布線對于實現(xiàn)高質(zhì)量布局至關(guān)重要。

Pulsic新的動畫預(yù)覽工具中的技術(shù)將放置和布線結(jié)合在一個操作中。這允許動畫預(yù)覽實現(xiàn)上面顯示的堆疊設(shè)備的最佳布局模式類型。必須優(yōu)化每個設(shè)備的確切位置、方向和參數(shù)化,以獲得所需的結(jié)果。同時,該工具必須考慮通過每個設(shè)備的電流,以使互連復(fù)雜性和長度最小化。模擬布局總是需要仔細(xì)平衡多個相互競爭的優(yōu)先級;沒有一種做事方式在任何情況下都能奏效。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    142

    文章

    7010

    瀏覽量

    212286

原文標(biāo)題:博文速遞:Stacked MOSFETs in analog layout

文章出處:【微信號:IP與SoC設(shè)計,微信公眾號:IP與SoC設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    堆疊型過壓電池保護(hù)器包括BOM及PCB布局

    系統(tǒng)。在 bq7718xy 系列,每節(jié)電池都通過嵌入式延遲計時器進(jìn)行獨立監(jiān)控,以防止內(nèi)聯(lián)保險絲誤跳閘主要特色允許在架構(gòu)堆疊 2-3 個 bq7718xy 以實現(xiàn) 10-15 節(jié)串聯(lián)電池;帶保險絲
    發(fā)表于 10-17 15:47

    MOSFET和封裝技術(shù)的進(jìn)步使得TI能夠成功應(yīng)對挑戰(zhàn)

    MOSFET的新一代MOSFET,在給定的硅面積具有更低電阻率(R DS(on)),以實現(xiàn)更高的電流容量。我們的PowerStack?封裝技術(shù)將集成電路(IC)和MOSFET相互
    發(fā)表于 07-31 04:45

    驅(qū)動功率MOSFET,IBGT,SiC MOSFET的PCB布局需要考慮哪些因素?

    請問:驅(qū)動功率MOSFET,IBGT,SiC MOSFET的PCB布局需要考慮哪些因素?
    發(fā)表于 07-31 10:13

    CAD入門學(xué)習(xí):CAD文字堆疊的樣式

    說到CAD文字堆疊,很多剛開始CAD入門學(xué)習(xí)的小伙伴們的第一反應(yīng)是不是缺失CAD字體導(dǎo)致的文字重疊呢?其實在我們使用浩辰CAD制圖軟件繪制CAD圖紙的過程,有時候也是需要進(jìn)行CAD文字堆疊
    發(fā)表于 04-21 15:21

    HarmonyOS Java UI 之 StackLayout 布局示例

    StackLayout簡介StackLayout意為堆疊布局,用于在屏幕上保留一個區(qū)域來顯示組件,實現(xiàn)特殊的功能。通常,堆疊布局只應(yīng)該放置
    發(fā)表于 11-25 14:10

    轉(zhuǎn):HarmonyOS Java UI 之 StackLayout 布局示例

    組件,實現(xiàn)特殊的功能。通常,堆疊布局只應(yīng)該放置一個子組件,如果存在多個子組件,則顯示最新的組件。這個布局相對于其他的布局比較簡單,我們不做
    發(fā)表于 11-25 21:45

    芯片堆疊的主要形式

      芯片堆疊技術(shù)在SiP應(yīng)用的非常普遍,通過芯片堆疊可以有效降低SiP基板的面積,縮小封裝體積?!   ⌒酒?b class='flag-5'>堆疊的主要形式有四種:  金字塔型堆疊
    發(fā)表于 11-27 16:39

    模擬版圖設(shè)計堆疊MOSFET

    的版圖中可以看到,這種模式包含了前面按行模式的四個副本,這樣一來就可確保器件之間額外布線的數(shù)量最少。  本文中展示了一些可用于堆疊MOSFET的基本模式。在上述所有例子,器件的
    發(fā)表于 10-12 16:11

    什么是堆疊設(shè)計

    1、什么是堆疊設(shè)計也稱作系統(tǒng)設(shè)計,根據(jù)產(chǎn)品規(guī)劃,產(chǎn)品定義的要求,為實現(xiàn)一定的功能,設(shè)計出合理可靠的具備可量產(chǎn)性的PCB及其周邊元器件擺放的一種方案。2、堆疊工程師一般由結(jié)構(gòu)工程師進(jìn)行堆疊,有些公司
    發(fā)表于 11-12 08:17

    關(guān)于模擬布局MOSFET差分對寄生效應(yīng)的平衡問題探討

    失調(diào)將被消除,而增益將只應(yīng)用于目標(biāo)信號。在大多數(shù)實際應(yīng)用,差分對被連接到一個電流鏡或一個有源負(fù)載。這大大減少了所需的硅面積,并大大增加了增益。模擬布局的差分對完全是關(guān)于平衡的。因此
    發(fā)表于 02-02 17:22

    平衡MOSFET差分對模擬布局寄生效應(yīng)

    失調(diào)將被消除,而增益將只應(yīng)用于目標(biāo)信號。在大多數(shù)實際應(yīng)用,差分對被連接到一個電流鏡或一個有源負(fù)載。這大大減少了所需的硅面積,并大大增加了增益。模擬布局的差分對完全是關(guān)于平衡的。因此
    發(fā)表于 02-15 13:43

    基于序列對和模擬退火算法的布局問題研究

    結(jié)合布局問題的具體特點,采用序列對來間接描述布局問題的解結(jié)構(gòu),并且在模擬退火算法的基礎(chǔ)上對布局問題的優(yōu)化算法進(jìn)行了研究,綜合構(gòu)成了一種有效求解布局
    發(fā)表于 02-22 15:47 ?16次下載

    淺談PCB布局設(shè)計的層堆疊規(guī)劃

    的性能要求并不像現(xiàn)在這樣嚴(yán)格。 用于制造PCB的材料較少。 PCB設(shè)計工具根本不像今天那樣具有復(fù)雜的板層堆疊和配置功能。 值得慶幸的是,由于大多數(shù)主要設(shè)計工具都配備了先進(jìn)的PCB層配置功能,因此PCB布局過程的這一部分現(xiàn)在已經(jīng)
    的頭像 發(fā)表于 12-30 11:22 ?2401次閱讀

    什么是交換機(jī)堆疊?有哪些設(shè)備可以堆疊?如何建立堆疊

    。 在交換機(jī)堆疊,有兩種常見的連接方式:物理堆疊和邏輯堆疊。物理堆疊是通過專用的堆疊模塊和
    的頭像 發(fā)表于 02-04 11:21 ?1507次閱讀

    采用高側(cè)N-MOSFET堆疊式BQ769x2設(shè)計注意事項

    電子發(fā)燒友網(wǎng)站提供《采用高側(cè)N-MOSFET堆疊式BQ769x2設(shè)計注意事項.pdf》資料免費下載
    發(fā)表于 08-27 10:10 ?0次下載
    采用高側(cè)N-<b class='flag-5'>MOSFET</b>的<b class='flag-5'>堆疊</b>式BQ769x2設(shè)計注意事項