Efinity debugeri常見問題總結(jié)-v1

(1)UUID mismatch

Efinity在Debug時會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個總結(jié)。歡迎遇到案例時共同分享。

一般有以下幾種原因

（1）程序沒運(yùn)行起來。這種情況CDONE信號沒有拉高，說明程序沒有加載到FPGA，也可以說程序沒有運(yùn)行起來。

（2）配置文件與debugger文件——即json文件不對應(yīng)。需要手動從Perspectives -> Profile Editor中重新import Profile,即找到j(luò)son文件，目前已經(jīng)添加了upload功能功能解決該問題，在界面的右上角，會提示upload。

（3）通過Open Debugger添加vio或者la,但是實(shí)際上沒有在Interface Designer中添加JTAG_USER_TAP。

（4）沒有添加Debug；

（5）JTAG_USER_TAP接口與debug_top例化部分連接出錯，比如名字不對。

（6）TI60會存在A版本與A1版本有區(qū)別不連接不上,2022.8月份之后不存在該問題。

（7）添加了vio和la但是沒有添加debug_top.v到工程中，依然編譯過去，連接時也會提示UUID mismatch.

（8）Debugger Auto Instantiation沒有打開。

(9)有客戶第一次的設(shè)計(jì)調(diào)試信號線 TCK TDO TMS（10K上拉） TDI（10K上拉）是直連的使用正常。第二次在TCK，TDO,TMS和TDI串聯(lián)了100歐的電阻，并且TCK進(jìn)行了4.7K下拉，就出現(xiàn)了UUID mismatch。

（10）JTAG USER TAP不對應(yīng)。比如下圖選擇了USER2，但是連接時選擇的是USER1.

（11）T20以下器件在通過JTAG配置時必須要連接CRESET，T8F81還需要連接SSN信號。如果沒有連接的話，可能存在看似JTAG配置成功，但是實(shí)際上配置的程序并沒有運(yùn)行，依然只運(yùn)行了上電第一次配置的程序。此時UUID肯定也不匹配，因?yàn)樾鲁绦驔]有運(yùn)行。

（12）沒正確指定top文件。如果沒有指定top文件，軟件會自動選擇top文件，很多時候就是用戶自己定義的top文件。

(13) JTAG下載器連接有問題。

說明：upate1 添加了(12）（13）兩項(xiàng)。

（14）另外我們也遇到了程序設(shè)計(jì)并沒有問題,也會出現(xiàn)以下情況，這時候可能要重啟軟件。

（2）Debugger不運(yùn)行

現(xiàn)象：點(diǎn)擊run和run immediate都沒有運(yùn)行,Core Status處于Idle狀態(tài)。

原因：（1）時鐘沒有運(yùn)行。

（2）時鐘性能不好，或者時序不好。

（3）gitwave打不開

原因：

(1)注意環(huán)境變量路徑為"C:Efinitygtkwave64bin"，不能添加"gtkwave.exe"

(2)正確的添加環(huán)境變量后，要重啟efinity才能打開

（4）debugger關(guān)不掉

原因：（1）關(guān)閉工程，重新打開。

（5）直接通過josn文件打開Debugger。

打開Perspectives -> Profiles Editor

(6)Error:invalid sample_cnt, probably error between communication with debug core.

1)JTAG下載正常，能連接上，但是采集數(shù)據(jù)不正確

2)過一會兒之后報(bào)下面的錯誤

Error:invalid sample_cnt, probably error between communication with debug core.

3）la0是好的，la1會出上面的錯誤

原因：（1）時鐘沒有進(jìn)行約束。

（2）時鐘不穩(wěn)定，比如pll沒有鎖定。

（7）Open Debugger打不開

（1）沒有安裝USB驅(qū)動；

(8)ERROR:Failed polling ready for burst read due to timeout= 5.0 s

結(jié)論：可能沒有用連續(xù)時鐘采樣 。