Buck電路中PCB layout布局設(shè)計(jì)和注意事項(xiàng)

本期內(nèi)容

在DCDC電源電路中，PCB的布局對(duì)電路功能的實(shí)現(xiàn)和良好的各項(xiàng)指標(biāo)來(lái)說(shuō)都十分重要。今天我們以Buck電路為例，分析如何進(jìn)行合理PCB layout布局以及設(shè)計(jì)中的注意事項(xiàng)。

01功率回路

如圖1(a)和1(b) 展示的分別是上管開(kāi)通和關(guān)斷時(shí)的電流回路，即我們通常說(shuō)的功率回路部分。這部分電路負(fù)責(zé)給用戶負(fù)載供電，承受的功率較大。電路中的上下管一般使用MOS管，由芯片內(nèi)部產(chǎn)生的PWM信號(hào)來(lái)控制他們進(jìn)行高速的開(kāi)斷。而后半部分電路中的電感和電容組成了一個(gè)LC濾波電路，故不會(huì)存在一個(gè)較高的電流變化趨勢(shì)。

圖1(a) 圖1(b)

圖1(c)

結(jié)合上管和下管，即Q1、Q2的電流波形（圖1(c)），不難發(fā)現(xiàn)，只有在兩個(gè)開(kāi)關(guān)管的部分會(huì)出現(xiàn)高電流轉(zhuǎn)換速率。由于PWM信號(hào)處電壓的快速變化，SW點(diǎn)會(huì)產(chǎn)生較強(qiáng)的噪聲。所以我們?cè)赑CB布線時(shí)需要特別注意，盡可能減小這一快速變化環(huán)節(jié)的面積來(lái)減少對(duì)其他部分的干擾。可喜的是，隨著集成工藝的進(jìn)步，目前大部分電源芯片都將上下管集成到了芯片的內(nèi)部，只有較少數(shù)的應(yīng)用需要外置MOS或是二極管。

02功率回路的PCB布局

對(duì)于一個(gè)常見(jiàn)的buck芯片，其電感充電功率回路中包含輸入電容，集成在芯片內(nèi)部的上管MOSFET，功率電感以及輸出電容等器件。而電感放電功率回路中則包含功率電感、輸出電容和集成在芯片內(nèi)部的下管MOSFET等。

圖2(a) 電感充電功率回路

圖2(b) 電感放電功率回路

在進(jìn)行PCB布線時(shí)，這兩個(gè)功率回路走線要盡可能的短粗，在保證通流能力的情況下保持較小的環(huán)路面積，這樣可以減少對(duì)外輻射的噪聲。

輸入電容：

需就近放在芯片的輸入Vin和功率地PGND，來(lái)減少寄生電感的存在。因?yàn)檩斎腚娏鞑贿B續(xù)，寄生電感引起的噪聲可能會(huì)超過(guò)芯片的耐壓以及對(duì)邏輯單元造成不良影響。VIN管腳旁邊至少要有1個(gè)去耦電容，距離最好小于40mil，用來(lái)濾除來(lái)自電源輸入端的交流噪聲和來(lái)自芯片內(nèi)部（倒灌）的電源噪聲，同時(shí)也會(huì)起到儲(chǔ)能作用。

SW點(diǎn)：

是開(kāi)關(guān)節(jié)點(diǎn)，為噪聲源，所以應(yīng)在保證電流的同時(shí)保持盡量小的面積，遠(yuǎn)離易受干擾的信號(hào)走線。另外需要注意的是，對(duì)于大電流應(yīng)用的Buck電路，盡量不要在SW處打過(guò)孔，避免把噪聲帶到其他層去。

輸出電容：

與輸入電容相似，輸出電容需要就近放在電感的輸出VOUT和功率地PGND，PGND 與輸出電容最短連接并鋪整銅，以保證功率回路最小。

鋪銅面積與過(guò)孔數(shù)量：

這兩者會(huì)影響到PCB的通流和散熱能力。一般需要在VIN，Vout和GND處多打過(guò)孔，這兩處的鋪銅也應(yīng)最大化來(lái)達(dá)到減小寄生阻抗的目的，SW處的鋪銅也不能過(guò)小，以免出現(xiàn)限流的情況，導(dǎo)致工作異常。由于PCB的載流能力與PCB板材、板厚、導(dǎo)線寬厚度以及溫升相關(guān)，較為復(fù)雜，可以通過(guò)具體設(shè)計(jì)規(guī)范來(lái)進(jìn)行準(zhǔn)確的查找和計(jì)算。

03邏輯電路的PCB布局

在buck電路中，一般需要注意以下幾個(gè)邏輯環(huán)節(jié)：自舉電容、反饋電路、VCC和單點(diǎn)接地。

自舉電容：

中高壓buck芯片內(nèi)部集成的上管一般都為NMOS，故需要BST自舉電路。在電感放電期間，通過(guò)對(duì)自舉電容進(jìn)行充電，在BST管腳處就會(huì)產(chǎn)生一個(gè)高于SW的電壓，在電感充電期間驅(qū)動(dòng)上管。故BST與SW一樣，也是一個(gè)電壓高速跳變的點(diǎn)，會(huì)輻射出較強(qiáng)的噪音。自舉電容也要放置在盡可能靠近BST和SW的位置，避免對(duì)其他信號(hào)的影響，布線時(shí)寬度一般在20mil即可。

反饋電路：

一般包括FB上下分壓電阻和前饋電容。由于FB點(diǎn)的電壓很低，普遍在0.6-0.8V左右，極易與噪聲或紋波混淆，是芯片最敏感，最容易受干擾的部分，也是引起系統(tǒng)不穩(wěn)定的常見(jiàn)原因。所以在布線時(shí)，上下分壓電阻和前饋電容都盡量靠近芯片擺放來(lái)減少噪聲的耦合，F(xiàn)B電阻連接到FB管腳的走線要盡可能地短來(lái)減小寄生電感以及阻抗。同時(shí)，需要注意FB連接到Vo的走線可以通過(guò)過(guò)孔設(shè)置在其他層，但也要盡可能遠(yuǎn)離噪聲源，如SW、BST、電感等。

VCC電容：

VCC為芯片邏輯電路供電，是芯片內(nèi)部LDO的輸出。VCC電容應(yīng)就近放置在芯片的VCC管腳和GND管腳之間，起到穩(wěn)壓的作用。并且電容與芯片盡量在一層，不打過(guò)孔。

單點(diǎn)接地：

輸出電流較大的芯片，他們的地一般會(huì)被區(qū)分為PGND和AGND，PGND就是功率地，AGND就是我們一般所指的信號(hào)地，與FB、EN、VCC等芯片邏輯部分相關(guān)。為了避免整塊的功率地影響到較為敏感的信號(hào)地，建議將AGND和PGND單點(diǎn)連接，通過(guò)一個(gè)0ohm電阻連接也可以。

這是因?yàn)楸M管PGND的大塊鋪銅可以起到吸收輸入端電源噪音的作用，但是在輸出電流較大的情況下，其輻射出的噪音依舊會(huì)對(duì)敏感的邏輯電路造成影響。單點(diǎn)連接的布線方式可以為我們的邏輯電路提供一個(gè)相對(duì)“干凈”的地。

以上，就是我們?cè)诋媌uck電路PCB時(shí)需要著重注意的地方。當(dāng)畫PCB無(wú)從下手時(shí)，也可以先打開(kāi)芯片的規(guī)格書，查看demo板的PCB layout或是相關(guān)的指導(dǎo)。

04PCB“健康體檢表”

最后，為了方便大家了解自己畫的PCB是否合理，可以參考以下PCB“健康體檢表”做一個(gè)自評(píng)：