0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何通過(guò)電源去耦來(lái)保持電源進(jìn)入集成電路(IC)的各點(diǎn)的低阻抗

analog_devices ? 來(lái)源:未知 ? 作者:佚名 ? 2017-08-30 16:21 ? 次閱讀

在之前的文章完美接地 VS.不完美接地 中,我們強(qiáng)調(diào)了保持低阻抗接地層對(duì)提供數(shù)字和模擬回路電流路徑的重要性。今天我們將討論同等重要并相關(guān)的主題:如何通過(guò)電源去耦來(lái)保持電源進(jìn)入集成電路IC)的各點(diǎn)的低阻抗。

諸如放大器轉(zhuǎn)換器等模擬集成電路具有至少兩個(gè)或兩個(gè)以上電源引腳。對(duì)于單電源器件,其中一個(gè)引腳通常連接到地。如ADCDAC等混合信號(hào)器件可以具有模擬和數(shù)字電源電壓以及I/O電壓。像FPGA這樣的數(shù)字IC還可以具有多個(gè)電源電壓,例如內(nèi)核電壓、存儲(chǔ)器電壓和I/O電壓。

不管電源引腳的數(shù)量如何,IC數(shù)據(jù)手冊(cè)都詳細(xì)說(shuō)明了每路電源的允許范圍,包括推薦工作范圍和最大絕對(duì)值,而且為了保持正常工作和防止損壞,必須遵守這些限制。

然而,由于噪聲或電源紋波導(dǎo)致的電源電壓的微小變化—即便仍在推薦的工作范圍內(nèi)—也會(huì)導(dǎo)致器件性能下降。例如在放大器中,微小的電源變化會(huì)產(chǎn)生輸入和輸出電壓的微小變化,如圖1所示。

圖1. 放大器的電源抑制顯示輸出電壓對(duì)電源軌變化的靈敏度。

放大器對(duì)電源電壓變化的靈敏度通常用電源抑制比(PSRR)來(lái)量化,其定義為電源電壓變化與輸出電壓變化的比值。

圖1顯示了典型高性能放大器(OP1177)的PSR隨頻率以大約6dB/8倍頻程(20dB/10倍頻程)下降的情況。圖中顯示了采用正負(fù)電源兩種情況下的曲線圖。盡管PSRR在直流下是120dB,但較高頻率下會(huì)迅速降低,此時(shí)電源線路上有越來(lái)越多的無(wú)用能量會(huì)直接耦合至輸出。

如果放大器正在驅(qū)動(dòng)負(fù)載,并且在電源軌上存在無(wú)用阻抗,則負(fù)載電流會(huì)調(diào)制電源軌,從而增加交流信號(hào)中的噪聲和失真。

盡管數(shù)據(jù)手冊(cè)中可能沒(méi)有給出實(shí)際的PSRR,數(shù)據(jù)轉(zhuǎn)換器和其他混合信號(hào)IC的性能也會(huì)隨著電源上的噪聲而降低。電源噪聲也會(huì)以多種方式影響數(shù)字電路,包括降低邏輯電平噪聲容限,由于時(shí)鐘抖動(dòng)而產(chǎn)生時(shí)序錯(cuò)誤。

? 適當(dāng)?shù)木植咳ヱ钤?a href="http://srfitnesspt.com/v/tag/82/" target="_blank">PCB上是必不可少的

典型的4層PCB通常設(shè)計(jì)為接地層、電源層、頂部信號(hào)層和底部信號(hào)層。表面貼裝IC的接地引腳通過(guò)引腳上的過(guò)孔直接連接到接地層,從而最大限度地減少接地連接中的無(wú)用阻抗。

電源軌通常位于電源層,并且路由到IC的各種電源引腳。顯示電源和接地連接的簡(jiǎn)單IC模型如圖2所示。

圖2. 顯示走線阻抗和局部去耦電容的IC模型

IC內(nèi)產(chǎn)生的電流表示為IT。流過(guò)走線阻抗Z的電流產(chǎn)生電源電壓VS的變化。如上所述,根據(jù)IC的PSR,這會(huì)產(chǎn)生各種類型的性能降低。

通過(guò)使用盡可能短的連接,將適當(dāng)類型的局部去耦電容直接連接到電源引腳和接地層之間,可以最大限度地降低對(duì)功率噪聲和紋波的靈敏度。去耦電容用作瞬態(tài)電流的電荷庫(kù),并將其直接分流到地,從而在IC上保持恒定的電源電壓。雖然回路電流路徑通過(guò)接地層,但由于接地層阻抗較低,回路電流一般不會(huì)產(chǎn)生明顯的誤差電壓。

圖3顯示了高頻去耦電容必須盡可能靠近芯片的情況。否則,連接走線的電感將對(duì)去耦的有效性產(chǎn)生不利影響。

圖3. 高頻去耦電容的正確和錯(cuò)誤放置

圖3左側(cè),電源引腳和接地連接都可能短,所以是最有效的配置。然而在圖3右側(cè)中,PCB走線內(nèi)的額外電感和電阻將造成去耦方案的有效性降低,且增加封閉環(huán)路可能造成干擾問(wèn)題。

? 選擇正確類型的去耦電容

低頻噪聲去耦通常需要用電解電容(典型值為1μF至100μF),以此作為低頻瞬態(tài)電流的電荷庫(kù)。將低電感表面貼裝陶瓷電容(典型值為0.01μF至0.1μF)直接連接到IC電源引腳,可最大程度地抑制高頻電源噪聲。所有去耦電容必須直接連接到低電感接地層才有效。此連接需要短走線或過(guò)孔,以便將額外串聯(lián)電感降至最低。

大多數(shù)IC數(shù)據(jù)手冊(cè)在應(yīng)用部分說(shuō)明了推薦的電源去耦電路,用戶應(yīng)始終遵循這些建議,以確保器件正常工作。

鐵氧體磁珠(以鎳、鋅、錳的氧化物或其他化合物制造的絕緣陶瓷)也可用于在電源濾波器中去耦。鐵氧體在低頻下(<100kHz)為感性—因此對(duì)低通LC去耦濾波器有用。100kHz以上,鐵氧體成阻性(低Q)。鐵氧體阻抗與材料、工作頻率范圍、直流偏置電流、匝數(shù)、尺寸、形狀和溫度成函數(shù)關(guān)系。

鐵氧體磁珠并非始終必要,但可以增強(qiáng)高頻噪聲隔離和去耦,通常較為有利。這里可能需要驗(yàn)證磁珠永遠(yuǎn)不會(huì)飽和,特別是在運(yùn)算放大器驅(qū)動(dòng)高輸出電流時(shí)。當(dāng)鐵氧體飽和時(shí),它就會(huì)變?yōu)榉蔷€性,失去濾波特性。

請(qǐng)注意,某些鐵氧體甚至可能在完全飽和前就是非線性。因此,如果需要功率級(jí),以低失真輸出工作,當(dāng)原型在此飽和區(qū)域附近工作時(shí),應(yīng)檢查其中的鐵氧體。典型鐵氧體磁珠阻抗如圖4所示。

圖4. 鐵氧體磁珠的阻抗

在為去耦應(yīng)用選擇合適的類型時(shí),需要仔細(xì)考慮由于寄生電阻和電感產(chǎn)生的非理想電容性能。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5371

    文章

    11259

    瀏覽量

    359865
  • 電源去耦
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    8431

原文標(biāo)題:電路去耦太重要,這篇文章講透了

文章出處:【微信號(hào):analog_devices,微信公眾號(hào):analog_devices】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何通過(guò)電源來(lái)保持電源進(jìn)入集成電路點(diǎn)阻抗

    今天我們將討論同等重要并相關(guān)的主題:如何通過(guò)電源來(lái)保持電源
    發(fā)表于 08-28 16:52 ?1825次閱讀
    如何<b class='flag-5'>通過(guò)電源</b><b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>來(lái)</b><b class='flag-5'>保持</b><b class='flag-5'>電源</b><b class='flag-5'>進(jìn)入</b><b class='flag-5'>集成電路</b>的<b class='flag-5'>各</b><b class='flag-5'>點(diǎn)</b>的<b class='flag-5'>低</b><b class='flag-5'>阻抗</b>

    為什么IC需要自己的電容?

    為什么IC需要自己的電容? 為了保證高頻輸入和輸出.每個(gè)集成電路(IC)都必須使用電容將
    發(fā)表于 11-26 14:11

    為什么IC需要自己的電容?

    方式將高頻噪聲傳輸?shù)较到y(tǒng)的其它部分。因此,每個(gè)IC的每個(gè)電源引腳都應(yīng)通過(guò)電感非常的電容連接到IC的地引腳,地引腳可能有多個(gè),必須利用較寬的
    發(fā)表于 11-27 19:07

    接地和基礎(chǔ)知識(shí)

    Walt Kester了解基于電源抑制參數(shù)的需求在上一篇文章中,我們強(qiáng)調(diào)了保持阻抗接地層對(duì)
    發(fā)表于 10-19 10:49

    【轉(zhuǎn)】電路太重要,這篇文章講透了

    如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 10-31 22:37

    如何通過(guò)電源來(lái)保持電源進(jìn)入集成電路IC)的阻抗

    IC還可以具有多個(gè)電源電壓,例如內(nèi)核電壓、存儲(chǔ)器電壓和I/O電壓。如何通過(guò)電源來(lái)
    發(fā)表于 01-26 16:03

    教你通過(guò)電源來(lái)保持電源進(jìn)入集成電路點(diǎn)阻抗

    本文將討論如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 02-23 06:00

    IC有什么作用

    的電容必須具有較低的引線和PC走線電感,因此,電源電容必須非??拷?b class='flag-5'>去IC的兩個(gè)引腳。選擇內(nèi)部電感較低的電容也很重要,通常使用陶瓷電容
    發(fā)表于 05-15 04:24

    如何通過(guò)電源來(lái)保持電源進(jìn)入集成電路IC)的點(diǎn)阻抗?

    如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 06-17 15:52

    不可忽略的細(xì)節(jié)!電路設(shè)計(jì)詳解

    如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 08-23 10:48

    IC電源的原理是什么

    1.耦合機(jī)理及需求集成電路芯片都有電源引腳,有的甚至有多個(gè)電源電壓和模擬數(shù)字混合電源。無(wú)論
    發(fā)表于 11-17 07:42

    不可忽略的細(xì)節(jié)!電路設(shè)計(jì)詳解

    如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 05-11 10:26

    如何通過(guò)電源來(lái)保持電源進(jìn)入集成電路點(diǎn)阻抗呢?

      如何通過(guò)電源來(lái)保持電源進(jìn)入
    發(fā)表于 04-21 17:27

    為什么集成電路IC需要自己的電容

     每個(gè)集成電路IC)都必須使用電容將電源引腳連接到器件上的地,原因有二:防止噪聲影響其本身的性能,以及防止它傳輸噪聲而影響其它電路的性能
    發(fā)表于 11-13 11:42 ?3273次閱讀
    為什么<b class='flag-5'>集成電路</b><b class='flag-5'>IC</b>需要自己的<b class='flag-5'>去</b><b class='flag-5'>耦</b>電容

    PCB電容怎么放置?怎么選擇電容?

    PCB電容怎么放置?怎么選擇電容? PCB(印刷電路板)
    的頭像 發(fā)表于 11-29 11:03 ?1072次閱讀