0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB板的電源完整性三大考慮詳解

MCU開發(fā)加油站 ? 2017-11-27 10:24 ? 次閱讀

電路設(shè)計中,一般我們很關(guān)心信號的質(zhì)量問題,但有時我們往往局限在信號線上進行研究,而把電源和地當(dāng)成理想的情況來處理,雖然這樣做能使問題簡化,但在高速設(shè)計中,這種簡化已經(jīng)是行不通的了。盡管電路設(shè)計比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的,但我們絕不能因此忽略了電源完整性設(shè)計。因為電源完整性直接影響最終PCB板的信號完整性。電源完整性和信號完整性二者是密切關(guān)聯(lián)的,而且很多情況下,影響信號畸變的主要原因是電源系 統(tǒng)。例如,地反彈噪聲太大、去耦電容的設(shè)計不合適、回路影響很嚴(yán)重、多電源/地平面的分割不好、地層設(shè)計不合理、電流不均勻等等。

1) 去耦電容

我們都知道在電源和地之間加一些電容可以降低系統(tǒng)的噪聲,但是到底在電路板上加多少電容?每個電容的容值多大合適?每個電容放在什么位置更好?

類似這些問題我們一般都沒有去認(rèn)真考慮過,只是憑設(shè)計者的經(jīng)驗來進行,有時甚至認(rèn)為電容越少越好。

在高速設(shè)計中,我們必須考慮電容的寄生參數(shù),定量的計算出去耦電容的個數(shù)以及每個電容的容值和放置的具體的位置,確保系統(tǒng)的阻抗在控制范圍之內(nèi),一個基本的原則是需要的去耦電容,一個都不能少,多余的電容,一個也不要。

2) 地反彈

當(dāng)高速器件的邊緣速率低于0.5ns時,來自大容量數(shù)據(jù)總線的 數(shù)據(jù)交換速率特別快,當(dāng)它在電源層中產(chǎn)生足以影響信號的強波紋時,就會產(chǎn)生電源不穩(wěn)定問題。當(dāng)通過地回路的電流變化時,由于回路電感會產(chǎn)生一個電壓,當(dāng)上 升沿縮短時,電流變化率增大,地反彈電壓增加。此時,地平面(地線)已經(jīng)不是理想的零電平,而電源也不是理想的直流電位。當(dāng)同時開關(guān)的門電路增加時,地反 彈變得更加嚴(yán)重。對于128位的總線,可能有50_100個I/O線在相同的時鐘沿切換。這時,反饋到同時切換的I/O驅(qū)動器的電源和地回路的電感必須盡 可能的低,否則,連到相同的地上的靜止將出現(xiàn)一個電壓毛刷。地反彈隨處可見,如芯片、封裝、連接器或電路板上都有可能會出現(xiàn)地反彈,從而導(dǎo)致電源完整性問題。

從技術(shù)的發(fā)展角度來看,器件的上升沿將只會減少,總線的寬度將只會增加。保持地反彈在可接受的唯一方法是減少電源和地分布電感。對 于,芯片,意味著,移到一個陣列晶片,盡可能多地放置電源和地,且到封裝的連線盡可能短,以減少電感。對于,封裝,意味著移動 層封裝,使電源的地平面的間距更近,如在BGA封裝中用的。對于連接器,意味著使用更多的地引腳或重新設(shè)計連接器使其具有內(nèi)部的電源和地平面,如基于連接 器的帶狀軟線。對于電路板,意味著使相鄰的電源和地平面盡可能地近。由于電感和長度成正比,所以盡可能使電源和地的連線短將降低地噪聲。

3) 電源分配系統(tǒng)

電源完整性設(shè)計是一件十分復(fù)雜的事情,但是如何近年控制電源系統(tǒng)(電源和地平面)之間阻抗是設(shè)計的關(guān)鍵。理論上講,電源系統(tǒng)間的阻抗越低越好,阻抗越 低,噪聲幅度越小,電壓損耗越小。實際設(shè)計中我們可以通過規(guī)定最大的電壓和電源變化范圍來確定我們希望達到的目標(biāo)阻抗,然后,通過調(diào)整電路中的相關(guān)因素使 電源系統(tǒng)各部分的阻抗(與頻率有關(guān))目標(biāo)阻抗去逼近。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4309

    文章

    22868

    瀏覽量

    395068

原文標(biāo)題:PCB設(shè)計中的電源信號完整性的考慮

文章出處:【微信號:mcugeek,微信公眾號:MCU開發(fā)加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    【PDF】電源完整性設(shè)計詳解

    【PDF】電源完整性設(shè)計詳解附件:
    發(fā)表于 03-03 09:39

    高速信號的電源完整性分析

    高速信號的電源完整性分析在電路設(shè)計中,設(shè)計好一個高質(zhì)量的高速PCB,應(yīng)該從信號完整性(SI——Signal Integrity)和
    發(fā)表于 08-02 22:18

    電源完整性設(shè)計詳解_于博士

    電源完整性設(shè)計詳解_于博士
    發(fā)表于 08-18 08:08

    PCB設(shè)計中的電源信號完整性考慮

    本帖最后由 gk320830 于 2015-3-7 13:54 編輯 PCB設(shè)計中的電源信號完整性考慮在電路設(shè)計中,一般我們很關(guān)心信號的質(zhì)量問題,但有時我們往往局限在信號線上進
    發(fā)表于 10-11 11:03

    速率不高的PCB是否需要考慮信號完整性

    有這樣一種錯誤認(rèn)識,認(rèn)為速率不高的PCB不用考慮信號完整性問題,可以隨便設(shè)計。盡管有時候PCB也會出問題,但并不認(rèn)為是信號完整性的事。信號
    發(fā)表于 12-07 10:08

    詳解信號完整性電源完整性

    信號完整性電源完整性分析信號完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析,涉及
    發(fā)表于 11-15 06:31

    PCB設(shè)計中要考慮電源信號的完整性

    。參考:PCB設(shè)計中要考慮電源信號的完整性電源完整性| PC
    發(fā)表于 12-27 07:17

    高速電路信號完整性分析與設(shè)計—電源完整性分析

    在電路設(shè)計中,設(shè)計好一個高質(zhì)量的高速PCB,應(yīng)該從信號完整性(SISignal Integrity)和電源完整性 (PIPower Int
    發(fā)表于 05-29 13:51 ?2682次閱讀

    高速PCB電路的信號完整性設(shè)計

    描述了高速PCB電路信號完整性設(shè)計方法。 介紹了信號完整性基本理論, 重點討論了如何采用高速PCB設(shè)計方法保證高速數(shù)采模塊的信號
    發(fā)表于 11-08 16:55 ?0次下載

    設(shè)計PCB以獲得最佳電源完整性

    在設(shè)計 PCB 時,尤其是在涉及多種信號類型和電源方案的情況下,您將面臨為電路找到正確的電源完整性解決方案的難題。盡管功率是電信號的屬性,
    的頭像 發(fā)表于 10-10 18:32 ?1655次閱讀

    高速PCB電源完整性設(shè)計與分析

    電源噪聲抑制和電源配送網(wǎng)絡(luò)元件的建模與分析,最終借助于 Cadence 電源完整性工具 Allegro PCB PI 完成了實際
    發(fā)表于 04-21 09:58 ?0次下載

    PCB電路中的電源完整性設(shè)計

    比較直接的結(jié)果是從信號完整性上表現(xiàn)出來的,但我們絕不能因此忽略了電源完整性設(shè)計。因為電源完整性直接影響最終
    發(fā)表于 01-06 12:28 ?7次下載
    <b class='flag-5'>PCB</b>電路中的<b class='flag-5'>電源</b><b class='flag-5'>完整性</b>設(shè)計

    pcb信號完整性詳解

    pcb信號完整性詳解 隨著電子領(lǐng)域技術(shù)日新月異的發(fā)展,高速電路已經(jīng)成為了電路設(shè)計的重要領(lǐng)域之一。在高速電路中,信號完整性顯得尤為重要。在設(shè)計PCB
    的頭像 發(fā)表于 09-08 11:46 ?1302次閱讀

    高速PCB的信號完整性、電源完整性和電磁兼容研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB的信號完整性、電源完整性和電磁兼容研究.pdf》資料免費下載
    發(fā)表于 09-19 17:37 ?0次下載

    高速高密度PCB信號完整性電源完整性研究

    高速高密度PCB信號完整性電源完整性研究
    發(fā)表于 09-25 14:43 ?3次下載