為何拉電流和灌電流是衡量電路輸出驅(qū)動(dòng)能力

拉電流和灌電流是衡量電路輸出驅(qū)動(dòng)能力（注意：拉、灌都是對(duì)輸出端而言的，所以是驅(qū)動(dòng)能力）的參數(shù)，這種說(shuō)法一般用在數(shù)字電路中。

這里首先要說(shuō)明，芯片手冊(cè)中的拉、灌電流是一個(gè)參數(shù)值，是芯片在實(shí)際電路中允許輸出端拉、灌電流的上限值（允許最大值）。而下面要講的這個(gè)概念是電路中的實(shí)際值。

由于數(shù)字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時(shí)，一般是輸出端對(duì)負(fù)載提供電流，其提供電流的數(shù)值叫“拉電流”；低電平輸出時(shí)，一般是輸出端要吸收負(fù)載的電流，其吸收電流的數(shù)值叫“灌（入）電流”。

對(duì)于輸入電流的器件而言：

灌入電流和吸收電流都是輸入的，灌入電流是被動(dòng)的，吸收電流是主動(dòng)的。

如果外部電流通過(guò)芯片引腳向芯片內(nèi)‘流入’稱(chēng)為灌電流（被灌入）；反之如果內(nèi)部電流通過(guò)芯片引腳從芯片內(nèi)‘流出’稱(chēng)為拉電流（被拉出）

當(dāng)邏輯門(mén)輸出端是低電平時(shí)，灌入邏輯門(mén)的電流稱(chēng)為灌電流，灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。

然而，邏輯門(mén)的低電平是有一定限制的，它有一個(gè)最大值UOLMAX。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)范規(guī)定UOLMAX ≤0.4～0.5V。所以，灌電流有一個(gè)上限。

當(dāng)邏輯門(mén)輸出端是高電平時(shí)，邏輯門(mén)輸出端的電流是從邏輯門(mén)中流出，這個(gè)電流稱(chēng)為拉電流。拉電流越大，輸出端的高電平就越低。這是因?yàn)檩敵黾?jí)三極管是有內(nèi)阻的，內(nèi)阻上的電壓降會(huì)使輸出電壓下降。拉電流越大，輸出端的高電平越低。

然而，邏輯門(mén)的高電平是有一定限制的，它有一個(gè)最小值UOHMIN。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)范規(guī)定UOHMIN ≥2.4V。所以，拉電流也有一個(gè)上限。

可見(jiàn)，輸出端的拉電流和灌電流都有一個(gè)上限，否則高電平輸出時(shí)，拉電流會(huì)使輸出電平低于UOHMIN；低電平輸出時(shí)，灌電流會(huì)使輸出電平高于UOLMAX。所以，拉電流與灌電流反映了輸出驅(qū)動(dòng)能力。（芯片的拉、灌電流參數(shù)值越大，意味著該芯片可以接更多的負(fù)載，因?yàn)椋绻嚯娏魇秦?fù)載給的，負(fù)載越多，被灌入的電流越大）

由于高電平輸入電流很小，在微安級(jí)，一般可以不必考慮，低電平電流較大，在毫安級(jí)。所以，往往低電平的灌電流不超標(biāo)就不會(huì)有問(wèn)題。用扇出系數(shù)來(lái)說(shuō)明邏輯門(mén)來(lái)驅(qū)動(dòng)同類(lèi)門(mén)的能力，扇出系數(shù)No是低電平最大輸出電流和低電平最大輸入電流的比值。

在集成電路中， 吸電流、拉電流輸出和灌電流輸出是一個(gè)很重要的概念。

拉即泄，主動(dòng)輸出電流，是從輸出口輸出電流。

灌即充，被動(dòng)輸入電流，是從輸出端口流入

吸則是主動(dòng)吸入電流，是從輸入端口流入

吸電流和灌電流就是從芯片外電路通過(guò)引腳流入芯片內(nèi)的電流,區(qū)別在于吸收電流是主動(dòng)的，從芯片輸入端流入的叫吸收電流。灌入電流是被動(dòng)的,從輸出端流入的叫灌入電流。

拉電流是數(shù)字電路輸出高電平給負(fù)載提供的輸出電流，灌電流時(shí)輸出低電平是外部給數(shù)字電路的輸入電流，它們實(shí)際就是輸入、輸出電流能力。

吸收電流是對(duì)輸入端（輸入端吸入）而言的；而拉電流（輸出端流出）和灌電流（輸出端被灌入）是相對(duì)輸出端而言的。

給一個(gè)直觀解釋?zhuān)?/span>

圖中PB0輸出0，LED會(huì)亮，PB0的電流方向是流向PB0也就是灌電流了；而PB1要輸出1，LED會(huì)亮，PB1的電流方向是從PB1流出，也就是拉電流了。

在實(shí)際電路中灌電流是由后面所接的邏輯門(mén)輸入低電平電流匯集在一起而灌入前面邏輯門(mén)的輸出端所形成，讀者參閱圖18-2-3自明。顯然它的測(cè)試電路應(yīng)該如圖18-2-4(b)所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過(guò)灌電流是通過(guò)接向電源的一只電位器而獲得的，調(diào)節(jié)的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。

(a) 灌電流負(fù)載 (b) 拉電流負(fù)載

圖18-2-3 灌電流與放電流示意圖

(a) 灌電流負(fù)載特性曲線 (b) 測(cè)試電路

圖18-2-4 灌電流負(fù)載特性曲線及測(cè)試電路

當(dāng)輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時(shí)，即uOL=UOLMAX時(shí)所對(duì)應(yīng)的灌電流值定義為輸出低電平電流的量大值IOLMAX。

不同系列的邏輯電路，同一系列中不同的型號(hào)的集成電路，國(guó)家標(biāo)準(zhǔn)中對(duì)輸出低電平電流的最大值IOLMAX的規(guī)范值的規(guī)定往往是不同的。比較常用的數(shù)值如下：

TTL系列 IOLMAX=16mALSTTL74系列 IOLMAX=8mALSTTL54系列 IOLMAX=4mA

扇出系數(shù)NO是描述集成電路帶負(fù)載能力的參數(shù)，它的定義式如下 18-2-1)

NO= IOLMAX / IILMAX

其中IOLMAX為最大允許灌電流，IILMAX是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流。

No越大，說(shuō)明門(mén)的負(fù)載能力越強(qiáng)。一般產(chǎn)品規(guī)定要求No≥8。

在決定扇出系數(shù)時(shí)，正確計(jì)算電流值是重要的，對(duì)于圖18-2-3而言，后面所接的邏輯門(mén)的輸入端有并聯(lián)的情況。當(dāng)輸出為低電平時(shí)，后面邏輯門(mén)輸入端流出的IIL，因有R1的限流作用，與并聯(lián)端頭數(shù)無(wú)關(guān)。但是，當(dāng)輸出為高電平時(shí)，電流的方向改變?yōu)榱鬟M(jìn)輸入端，后面邏輯門(mén)輸入級(jí)的多發(fā)射極三極管相當(dāng)有兩個(gè)三極管并聯(lián)。流入的IIH就要加倍，與并聯(lián)端頭數(shù)有關(guān)。對(duì)于圖18-2-3，NOL=2，而NOH=3，輸出低電平和輸出高電平兩種情況下，扇出系數(shù)可能是不同的。由于IIL的數(shù)值比IIH的數(shù)值要大很多，對(duì)于集成電路來(lái)說(shuō)矛盾的主要方面在低電平扇出系數(shù)。所以，一般我們只需要考慮低電平扇出系數(shù)就可以了。