瀚海微SD NAND之SD 協(xié)議（33）1.8V供電的驅(qū)動(dòng)強(qiáng)度

驅(qū)動(dòng)強(qiáng)度選擇

cmd6功能組3用于選擇驅(qū)動(dòng)強(qiáng)度。從函數(shù)0到3定義了4個(gè)級(jí)別。命令功能0為默認(rèn)的硬盤(pán)強(qiáng)度。選擇方法遵循CMD6定義。如果更改驅(qū)動(dòng)強(qiáng)度失敗，則仍然選擇當(dāng)前驅(qū)動(dòng)強(qiáng)度。

支持的驅(qū)動(dòng)器強(qiáng)度如下表所示，主機(jī)可以更改為支持的驅(qū)動(dòng)強(qiáng)度卡。

如何選擇最佳驅(qū)動(dòng)強(qiáng)度

主機(jī)應(yīng)模擬其特定系統(tǒng)，以驗(yàn)證在所需工作頻率下的最佳驅(qū)動(dòng)強(qiáng)度。主機(jī)應(yīng)選擇滿足系統(tǒng)工作頻率上升/下降時(shí)間要求的最弱驅(qū)動(dòng)強(qiáng)度?；蛘吆?jiǎn)單地說(shuō)，只要需要比B型強(qiáng)的驅(qū)動(dòng)，就可以選擇A型驅(qū)動(dòng);只要需要比B型弱的驅(qū)動(dòng)，就可以選擇C型驅(qū)動(dòng)。但是，由于UHS50卡的驅(qū)動(dòng)強(qiáng)度除了B類(lèi)型是可選的，所以當(dāng)不支持其他驅(qū)動(dòng)類(lèi)型時(shí)，主機(jī)需要使用B類(lèi)型。當(dāng)系統(tǒng)設(shè)計(jì)目標(biāo)為低噪聲系統(tǒng)時(shí)，采用A類(lèi)型的主機(jī)應(yīng)降低時(shí)鐘頻率。

因此，最大工作頻率降低，由具體主機(jī)系統(tǒng)確定。

下表給出了每種驅(qū)動(dòng)強(qiáng)度所能支持的總電容的近似值:

1:D型支持總C約22pF或更高，比100MHz SDRl工作時(shí)上升/下降時(shí)間更慢。當(dāng)選擇D型驅(qū)動(dòng)器時(shí)，最大頻率由主機(jī)系統(tǒng)決定。

1.8V信令母線工作條件

1.8V信令門(mén)限電平1.8V信令直流參數(shù)如下表所示。

由于信令電平是由主機(jī)卡中的調(diào)節(jié)器產(chǎn)生的，所以有些值是由固定值定義的，而不是基于VDD。

漏電流

SDR12、SDR25、SDR50和SDR104模式的總線時(shí)序規(guī)范

時(shí)鐘時(shí)序時(shí)鐘信號(hào)時(shí)序如下圖所示。時(shí)鐘定時(shí)是主機(jī)的要求。Touk用于定義上升/下降的時(shí)間。升降時(shí)間應(yīng)小于10.2 * k。SDCLK輸入應(yīng)滿足所有可變條件下的時(shí)鐘時(shí)序，并在CMD和DAT[3:0]處于安靜狀態(tài)(非切換)時(shí)盡可能接近SD插口引腳到卡。

下圖中，表示ViH(最小)， ViL(最大)。

卡輸入定時(shí)卡

輸入定時(shí)要求如下圖。

引入了時(shí)鐘閾值(Vct)參數(shù)來(lái)表示時(shí)鐘參考點(diǎn)。Vct定義為0.975 v。

在數(shù)據(jù)閾值(ViL(最大值)和ViH(最小值))處測(cè)量數(shù)據(jù)設(shè)置時(shí)間和保持時(shí)間。

下圖中的“ViH”表示最小，“ViL”表示最大。

Card Output Timing

頻率范圍考慮UHS - 1的最大頻率為208MHz。

主機(jī)可以使用低于支持的UHS- 1卡的任何頻率。

考慮到時(shí)鐘周期和輸出延遲時(shí)間之間的關(guān)系，在100MHz附近有一個(gè)邊界頻率。

因此，本文定義了兩種輸出時(shí)序圖:

(1)固定輸出數(shù)據(jù)窗口情況(SDR12、SDR25、SDR50和DDR50)如果輸出延遲小于時(shí)鐘周期(todly(max.) < tclk)，則SDCLK可以對(duì)DAT[3:0]進(jìn)行采樣，因?yàn)橥降絊DCLK的固定數(shù)據(jù)窗口總是可用的。

考慮todLy (SDCLK輸入到CMD和DAT[3:0]輸出的延遲)，在所有最大和最小延遲條件下(溫度和電壓變化)，有效窗口的重疊區(qū)域都是可用的。

參考下圖。

固定輸出數(shù)據(jù)窗口定時(shí)定義了有效數(shù)據(jù)窗口的重疊區(qū)域。

主機(jī)可以通過(guò)環(huán)回SDCLK方法創(chuàng)建采樣時(shí)鐘

這種時(shí)序模式使主機(jī)能夠配置一個(gè)簡(jiǎn)單的數(shù)據(jù)接收電路。

在SDR12、SDR25、SDR50和DDR50中支持固定輸出數(shù)據(jù)窗口。

頻率范圍可達(dá)100MHz。

(2)可變輸出數(shù)據(jù)窗口外殼(SDR104)輸出延時(shí)可能大于一個(gè)時(shí)鐘周期。在這種情況下，采用另一個(gè)定時(shí)參數(shù)top。top是從SDCLK輸入到CMD和DAT[3:0]輸出的瞬時(shí)輸出相位。初始化后，頂部可以在與時(shí)鐘相關(guān)的任何階段啟動(dòng)。在初始化步驟中，主機(jī)應(yīng)該注意為卡片輸出找到最佳采樣點(diǎn)。SDR104支持可變輸出數(shù)據(jù)窗口。頻率范圍可達(dá)208MHz。

應(yīng)用說(shuō)明:支持固定定時(shí)的主機(jī)可以使用SDR12、SRD25和SDR50模式，不能使用SDR104模式。

審核編輯 黃宇