0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA收發(fā)器的TX碼型發(fā)生器和發(fā)送緩沖器詳解

FPGA十年老鳥 ? 來源:FPGA十年老鳥 ? 2024-10-25 16:15 ? 次閱讀

一、TX 碼型發(fā)生器

除了FPGA TX過來的用戶數據,其內部還有一個碼型發(fā)生器模塊(TX PatternGenerator),其作用主要是生成測試序列,包括PRBS碼、快方波、慢方波、PCIE測試碼型等。

偽隨機二進制序列(PRBS)是一種專門用于測試高速信號完整性的測試碼。 PRBS 碼流具有 “隨機數據”特性,二進制“ 0 ”和“ 1 ”隨機出現(xiàn),適用于高速串行通道中誤碼率BER(Bit ErrorRate)的測試。

PRBS碼是由線性反饋移位寄存器和異或電路組成,不同的PRBS生成多項式可以生成不同的碼型。PRBS 碼的周期長度與其階數有關,常用的階數有 7 、 9 、 11 、 15 、 20 、 23 、 31 ,也就是我們常說的 PRBS7 、 PRBS9 、 PRBS11 、 PRBS15 、 PRBS20 、 PRBS23 、 PRBS31 。其中PRBS31碼型多項式為:1+X28+X31,下圖是PRBS31碼型多項式框圖。

92f1e8f0-9291-11ef-a511-92fbcf53809c.png

不同的PRBS碼型的最佳用途也有不同,這與不同種類的PRBS碼型的特性有關, PRBS碼型中有一個稱為Run Length的指標,它反應了PRBS碼型中最長的連續(xù)的“1”以及最長的連續(xù)的“0”的長度。PRBS7的碼流中最長的連續(xù)“1”為7個,最長的連續(xù)“0”為6個;PRBS15的碼流中最長的連續(xù)“1”為15個,最長的連續(xù)“0”為14個;PRBS23的碼流中最長的連續(xù)“1”為23個,最長的連續(xù)“0”為22個;PRBS31的碼流中最長的連續(xù)“1”為31個,最長的連續(xù)“0”為30個。

這里可以回顧一下高速收發(fā)器基礎知識(5)的信號完整性的內容,碼間串擾比較容易出現(xiàn)在低頻和高頻交接的地方,連續(xù)“1”或者連續(xù)“0”就是低頻,而接下來的數據跳變則是高頻。同時對于接收來說長時間的連續(xù)“1”或者連續(xù)“0”對于CDR來說也是一個挑戰(zhàn)。

對于PRBS7碼,一般用來測試8B/10B的收發(fā)器鏈路;因為PRBS7的碼流中最長的連續(xù)“1”為7個,最長的連續(xù)“0”為6個;而8B/10B編碼中最長的連續(xù)“1”為5,最長的連續(xù)“0”也是5;因此,相比8B/10B編碼,PRBS7可以產生的較低頻率的碼型。使用PRBS7作為驅動源,在同一信道上傳輸到接收端后得到眼圖和抖動,都比8B/10B編碼的作為驅動源時的結果稍差些。這樣,PRBS7作為8B/10B編碼的串行鏈路的測試碼型,留出了一定的設計余量。

對于PRBS31碼,一般用于測試非8B/10B編碼的線路,例如它是10G以太網推薦測試碼型。10G以太網采用64B66B編碼,出現(xiàn)長時間的連續(xù)“1”以及連續(xù)“0”概率更大,因此需要使用PRBS31碼來測試。

下表中列出了模塊支持的四種PRBS碼型以及使用場景。

除了生成PRBS碼,該模塊根據內部數據位寬(TX_INT_DATAWIDTH)的設置支持生成16-UI、20-UI、32-UI和40-UI為一個周期的慢方波、支持生成2-UI為一個周期的快方波,以及PCIE測試碼型(PCIECompliance Pattern)。此外,支持錯誤插入(Error Insertions)功能以驗證鏈路連接以及抖動容限測試。功能框圖如下圖所示。

92f94cda-9291-11ef-a511-92fbcf53809c.png

與碼型發(fā)生器相關的端口如下表所示。

9304f940-9291-11ef-a511-92fbcf53809c.png

二、發(fā)送緩沖器

TX緩沖器主要是為了解決XCLK和TXUSRCLK兩個時鐘域的相位差,盡管也可以通過旁路TX緩沖器而使用TX 相位對齊電路來解決相位差問題,但使用TX緩沖器使得操作更簡單,是被推薦使用的。與發(fā)送緩沖器相關的端口如下表所示。

9329d454-9291-11ef-a511-92fbcf53809c.png

當TXBUFSTATUS指示上溢或下溢時,應復位發(fā)送緩沖器??赏ㄟ^使用GTTXRESET、TXPCSRRESET復位,或者當屬性TXBUF_REST_on_rate_change為TRUE時,GTX/GTH收發(fā)器內嵌的緩沖器復位來復位發(fā)送緩沖器。

使用TX緩沖器的缺點是TX緩沖器會帶來延遲,如果協(xié)議對于延遲的性能要求高,或者多個通道間的延遲抖動要求嚴格,則考慮使用TX相位對齊電路,使用TX相位對齊電路可以使得延遲更低且延遲是固定的,但需要耗費額外的邏輯和時鐘源上的限制,TX XCLK的時鐘來源是TXUSRCLK,而且TXOUTCLKSEL必須選擇GTX/GTH收發(fā)器參考時鐘作為TXOUTCLK源來驅動TXUSRCLK。 TX相位對齊電路需要與TX延遲對齊電路一起使用,有嚴格的時序要求,有需要的讀者可參閱用戶手冊,這里不再闡述。

三、極性反轉功能

如果PCB上TXP和TXN差分走線不小心弄反時,GTX/GTH收發(fā)器TX傳輸的差分數據就會顛倒,可以在串行化和傳輸之前反轉并行數據,以抵消差分對上的反轉極性,極性反轉(Polarity Inversion)功能作用于此,與極性反轉相關的端口如下表所示。

932f1aae-9291-11ef-a511-92fbcf53809c.png

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1624

    文章

    21573

    瀏覽量

    600650
  • 收發(fā)器
    +關注

    關注

    10

    文章

    3353

    瀏覽量

    105739
  • 緩沖器
    +關注

    關注

    6

    文章

    1907

    瀏覽量

    45400
  • Xilinx
    +關注

    關注

    71

    文章

    2152

    瀏覽量

    120722

原文標題:Xilinx 7系列FPGA收發(fā)器——10、發(fā)送鏈路的碼型發(fā)生器、發(fā)送緩沖器、極性反轉等

文章出處:【微信號:FPGA十年老鳥,微信公眾號:FPGA十年老鳥】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA高速收發(fā)器的GTX發(fā)送端解析

    ,其中PMA子層包含高速串并轉換(Serdes)、預/后加重、接收均衡、時鐘發(fā)生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩沖區(qū)、通道綁定和時鐘修正等電路。對于GTX的發(fā)送端來說,結構如圖1
    的頭像 發(fā)表于 11-20 11:27 ?6453次閱讀
    <b class='flag-5'>FPGA</b>高速<b class='flag-5'>收發(fā)器</b>的GTX<b class='flag-5'>發(fā)送</b>端解析

    關于FPGA如何連接CAN收發(fā)器?

    我之前在CSDN上查到的資料都顯示FPGA需要連接一個獨立CAN控制,如SJA1000再去連CAN收發(fā)器。請問我能直接把FPGA的引腳直接連在CAN
    發(fā)表于 10-10 09:25

    81100脈沖發(fā)生器

    81100脈沖發(fā)生器
    發(fā)表于 10-12 10:53

    脈沖發(fā)生器工作原理

    脈沖發(fā)生器是典型的用于數字波形和數字信號產生的信號產生儀器,可產生的信號: 按要求的脈沖信號 高速時鐘信號 方波 靈活的串行或并行位碼和數據流 脈沖
    發(fā)表于 11-23 02:24 ?1226次閱讀
    脈沖<b class='flag-5'>碼</b><b class='flag-5'>型</b><b class='flag-5'>發(fā)生器</b>工作原理

    光纖收發(fā)器tx和rx區(qū)別

    tx發(fā)送,rx是接收。光纖中是成對出現(xiàn)的,收發(fā)是1對。收發(fā)必須同時,只收不發(fā),只發(fā)不收都是有問題的。 如果連接成功,光纖收發(fā)器的所有電源燈
    發(fā)表于 11-30 14:43 ?8.2w次閱讀

    Xilinx的7系列FPGA高速收發(fā)器TX發(fā)送端的介紹

    ,其中PMA子層包含高速串并轉換(Serdes)、預/后加重、接收均衡、時鐘發(fā)生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩沖區(qū)、通道綁定和時鐘修正等電路。對于GTX的發(fā)送端來說,結構如圖1所示。
    發(fā)表于 06-20 13:48 ?2887次閱讀
    Xilinx的7系列<b class='flag-5'>FPGA</b>高速<b class='flag-5'>收發(fā)器</b>:<b class='flag-5'>TX</b><b class='flag-5'>發(fā)送</b>端的介紹

    光纖收發(fā)器tx rx反接

    互換的以太網傳輸媒體轉換設備,這樣就能延長信號傳輸距離。用過的朋友都應該知道,光纖收發(fā)器上會有標有tx和rx的端口。那么,光纖收發(fā)器tx和rx是什么意思?二者有什么區(qū)別?
    的頭像 發(fā)表于 12-19 12:43 ?1.2w次閱讀

    自適應抖動緩沖器-下載產生

    自適應抖動緩沖器-下載產生
    發(fā)表于 04-12 16:47 ?3次下載
    自適應抖動<b class='flag-5'>緩沖器</b>-下載產生<b class='flag-5'>碼</b>

    自適應抖動緩沖器-下載產生

    自適應抖動緩沖器-下載產生
    發(fā)表于 06-16 11:08 ?4次下載
    自適應抖動<b class='flag-5'>緩沖器</b>-下載產生<b class='flag-5'>碼</b>

    總線收發(fā)器使用雙向緩沖器的方法

    收發(fā)器使用背對背三態(tài)緩沖器將不同設備連接到共享雙向雙向數據的公共通信總線。
    的頭像 發(fā)表于 04-18 15:54 ?5178次閱讀
    總線<b class='flag-5'>收發(fā)器</b>使用雙向<b class='flag-5'>緩沖器</b>的方法

    3.3 V 并行接口收發(fā)器/緩沖器-PDI1284P11

    3.3 V 并行接口收發(fā)器/緩沖器-PDI1284P11
    發(fā)表于 02-16 19:59 ?0次下載
    3.3 V 并行接口<b class='flag-5'>收發(fā)器</b>/<b class='flag-5'>緩沖器</b>-PDI1284P11

    16位總線收發(fā)器和帶8個獨立緩沖器的透明D鎖存-74ALVCH32973

    16 位總線收發(fā)器和帶 8 個獨立緩沖器的透明 D 鎖存-74ALVCH32973
    發(fā)表于 03-03 18:48 ?0次下載
    16位總線<b class='flag-5'>收發(fā)器</b>和帶8個獨立<b class='flag-5'>緩沖器</b>的透明D<b class='flag-5'>型</b>鎖存<b class='flag-5'>器</b>-74ALVCH32973

    異步邏輯器件之反相緩沖器(驅動)和收發(fā)器

      引言:在異步邏輯器件中,信號不與時鐘信號同步,或者說該信號壓根就沒有對位的時鐘信號。本節(jié)簡述基本的異步邏輯--->1位拓撲和多位拓撲的緩沖器、反相、驅動收發(fā)器。
    的頭像 發(fā)表于 09-04 15:59 ?4182次閱讀
    異步邏輯器件之反相<b class='flag-5'>器</b>、<b class='flag-5'>緩沖器</b>(驅動<b class='flag-5'>器</b>)和<b class='flag-5'>收發(fā)器</b>

    GPS C/A發(fā)生器的仿真研究與FPGA設計

    電子發(fā)燒友網站提供《GPS C/A發(fā)生器的仿真研究與FPGA設計.pdf》資料免費下載
    發(fā)表于 11-06 14:17 ?0次下載
    GPS C/A<b class='flag-5'>碼</b><b class='flag-5'>發(fā)生器</b>的仿真研究與<b class='flag-5'>FPGA</b>設計

    CDCS501 SSC時鐘發(fā)生器/緩沖器數據表

    電子發(fā)燒友網站提供《CDCS501 SSC時鐘發(fā)生器/緩沖器數據表.pdf》資料免費下載
    發(fā)表于 08-22 10:05 ?0次下載
    CDCS501 SSC時鐘<b class='flag-5'>發(fā)生器</b>/<b class='flag-5'>緩沖器</b>數據表