0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡談FPGA中系統(tǒng)運(yùn)行頻率計(jì)算方法與組合邏輯的層級

FPGA學(xué)習(xí)交流 ? 2018-07-27 19:16 ? 次閱讀

大家好,又到了每日學(xué)習(xí)的時(shí)間了,最近一個月比較忙,沒有更新文章,希望各位沒有想我,哈哈。
無用的話不多說,今天我們來聊一聊FPGA中系統(tǒng)運(yùn)行頻率計(jì)算方法與組合邏輯的層級。
我們的設(shè)計(jì)需要多大容量的芯片?我們的設(shè)計(jì)能跑多快?這是經(jīng)常困擾工程師的兩個問題。對于前一個問題,我們可能還能先以一個比較大的芯片實(shí)現(xiàn)原型,待原型完成再選用大小合適的芯片實(shí)現(xiàn)。對于后者,我們需要一個比較精確的預(yù)估,我們的設(shè)計(jì)能跑50M,100M 還是133M?

首先讓我們先來看看Fmax 是如何計(jì)算出來的。圖(1)是一個通用的模型用來計(jì)算FPGA的。我們可以看出,F(xiàn)max 受Tsu , Tco , Tlogic 和 Troute 四個參數(shù)影響。( 由于使用FPGA 全局時(shí)鐘,時(shí)鐘的抖動在這里不考慮)。

時(shí)鐘周期 T = Tco + Tlogic + Troute + Tsu
時(shí)鐘頻率 Fmax = 1/Tmax

其中:
Tco : D 觸發(fā)器的輸出延時(shí)
Tlogic : 組合邏輯延時(shí)
Troute : 布線延時(shí)
Tsu : D 觸發(fā)器的建立時(shí)間

165725cvsmsuquulsvgffd.png


圖1 時(shí)鐘周期的計(jì)算模型

讓我看一下上圖:圖1,上圖為時(shí)鐘周期的計(jì)算模型,由詞可以看出,在影響Fmax 的四個參數(shù)中,由于針對某一個器件Tsu 和Tco 是固定的,因此我們在設(shè)計(jì)中需要考慮的參數(shù)只有兩個Tlogic 和Troute.通過良好的設(shè)計(jì)以及一些如Pipeline 的技巧,我們可以把Tlogic 和Troute 控制在一定的范圍內(nèi)。達(dá)到我們所要求的Fmax.

經(jīng)驗(yàn)表明一個良好的設(shè)計(jì),通??梢詫⒔M合邏輯的層次控制在4 層以內(nèi),即( Lut Levels 《=4 ) 。而Lut Levels( 組合邏輯的層次 )將直接影響Tlogic 和Troute 的大小。 組合邏輯的層次多,則Tlogic 和Troute 的延時(shí)就大,反之, 組合邏輯的層次少,則Tlogic 和Troute 的延時(shí)就小。

讓我們回過頭來看看Xilinx 和Altera 的FPGA 是如何構(gòu)成的。是由Logic Cell ( Xilinx )或 Logic Element( Altera )這一種基本結(jié)構(gòu)和連接各個Logic Cell 或Logic Element 的連線資源構(gòu)成。無論是Logic Cell 還是 Logic Element ,排除其各自的特點(diǎn),取其共性為一個4 輸入的查找表和一個D 觸發(fā)器。如圖(2)所示。而任何復(fù)雜的邏輯都是由此基本單元復(fù)合而成。圖(3)。上一個D 觸發(fā)器的輸出到下一個D 觸發(fā)器的輸入所經(jīng)過的LUT 的個數(shù)就是組合邏輯的層次( Lut Levels )。因此,電路中用于實(shí)現(xiàn)組合邏輯的延時(shí)就是所有Tlut 的總和。在這里取Lut Levels = 4 。故Tlogic = 4 * Tlut 。

165731kz5k9kz49k9a23***.png


圖2 FPGA的基本邏輯單元

165731j4jjfwb7izwpimpp.png


圖3 復(fù)雜組合邏輯的實(shí)現(xiàn)

解決的 Tlogic 以后,我們來看看Troute 如何來計(jì)算。由于Xilinx 和Altera 在走線資源的設(shè)計(jì)上并不一樣,并且Xilinx 沒有給出布線延時(shí)的模型,因此更難于分析,不過好在業(yè)內(nèi)對布線延時(shí)與邏輯延時(shí)的統(tǒng)計(jì)分析表明, 邏輯延時(shí)與布線延時(shí)的比值約為1:1 到1:2.由于我們所選用的芯片大量的已經(jīng)進(jìn)入0.18um 和0.13um 深亞微米的工藝,因此我們?nèi)∵壿嬔訒r(shí)與布線延時(shí)的比值為1:2.

Troute = 2 * Tlogic

Tmax = Tco + Tlogic + Troute + Tsu

= Tco + Tsu + 3 * Tlogic

= Tco + Tsu + 12 * Tlut

下表是我們常用的一些 Xilinx 和Altera 器件的性能估算。我們選取的是各個系列中的最低的速度等級。由于Altera 的APEX ,APEX II 系列器件的不同規(guī)模的參數(shù)不同,我們選取EP20K400E 和 EP2A15 作代表。
165732pm7nhh1i0xg1z1n1.png



# 以EP20K400E-3 的數(shù)據(jù)計(jì)算得出。

## 以 EP2A15-9 的數(shù)據(jù)計(jì)算得出

165732ynmnbmum3un8ub85.png



今天我們就聊到這里,各位,加油。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21573

    瀏覽量

    600750
收藏 人收藏

    評論

    相關(guān)推薦

    FPGA的片內(nèi)資源

    FPGA的片內(nèi)資源
    發(fā)表于 01-08 22:12

    基于FPGA設(shè)計(jì)頻率計(jì)方案介紹分享

    數(shù)字電路識別的脈沖信號,然后通過計(jì)數(shù)器計(jì)算這一段時(shí)間間隔內(nèi)的脈沖個數(shù),將其換算后顯示出來,這就是數(shù)字頻率計(jì)的基本原理。 系統(tǒng)設(shè)計(jì)圖如下所示:
    發(fā)表于 03-31 16:22

    FPGA 門數(shù)計(jì)算方法

    FPGA 門數(shù)計(jì)算方法FPGA 門數(shù)計(jì)算方法 FPGA 等效門數(shù)的計(jì)算方法有兩種: 1.把
    發(fā)表于 08-11 10:29

    FPGA系統(tǒng)運(yùn)行頻率計(jì)算方法

    ( Lut Levels )。因此,電路中用于實(shí)現(xiàn)組合邏輯的延時(shí)就是所有Tlut 的總和。在這里取Lut Levels = 4 。故Tlogic = 4 * Tlut 。  圖( 2 ) FPGA
    發(fā)表于 08-21 09:46

    stm32伺服電機(jī)轉(zhuǎn)速計(jì)算方法相關(guān)資料分享

    1、首先要知道HCLK時(shí)鐘頻率,一般是系統(tǒng)時(shí)鐘是用的hse---->pll計(jì)算方法:HCLK時(shí)鐘={[( 晶振頻率/pllm )*plln]/pllp}/AHBPrescaler2、確
    發(fā)表于 06-28 09:09

    soc計(jì)算方法

    soc計(jì)算方法,BMS的SOC的計(jì)算其實(shí)可以分為三大部分:1、電芯層級的SOC計(jì)算(軟件中最真實(shí)的SOC
    發(fā)表于 07-27 06:13

    FPGA設(shè)計(jì)系統(tǒng)運(yùn)行頻率計(jì)算方法組合邏輯層級

    發(fā)表于 07-28 15:26

    ADC采樣時(shí)間、采樣周期、采樣頻率計(jì)算方法

    STM32——ADC采樣時(shí)間、采樣周期、采樣頻率計(jì)算方法ADC轉(zhuǎn)換:單片機(jī)將采集到的模擬量信號,通過ADC控制器轉(zhuǎn)換成數(shù)字量。采樣周期:單片機(jī)讀取數(shù)字量必須等轉(zhuǎn)換完成后,完成一個通道ADC讀取(采樣
    發(fā)表于 12-10 06:16

    FPGA何時(shí)用組合邏輯或時(shí)序邏輯

    的。話不多說,上貨。 在FPGA何時(shí)用組合邏輯或時(shí)序邏輯 在設(shè)計(jì)FPGA時(shí),大多數(shù)采
    發(fā)表于 03-06 16:31

    頻率計(jì)算

    頻率計(jì)算器:含有多種頻率計(jì)算工具,有LC諧振頻率計(jì)算軟件,RC諧振頻率計(jì)算工具,并含有多種軟件。你喜歡哪種就挑哪種。
    發(fā)表于 10-30 15:09 ?35次下載
    <b class='flag-5'>頻率計(jì)算</b>器

    基于FPGA的等精度頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

    本文介紹了一種利用FPGA實(shí)現(xiàn)DC~100 MHz的自動切換量程數(shù)字等精度頻率計(jì)的實(shí)現(xiàn)方法,并給出實(shí)現(xiàn)代碼。整個系統(tǒng)在研制的CPLD/FPGA
    發(fā)表于 12-03 11:17 ?5498次閱讀

    LC諧振頻率計(jì)算公式 LC串聯(lián)和并聯(lián)諧振頻率計(jì)算

    本文介紹LC諧振頻率計(jì)算公式,LC串聯(lián)諧振頻率、LC并聯(lián)諧振頻率計(jì)算方法。
    發(fā)表于 10-10 15:58 ?34.9w次閱讀
    LC諧振<b class='flag-5'>頻率計(jì)算</b>公式 LC串聯(lián)和并聯(lián)諧振<b class='flag-5'>頻率計(jì)算</b>

    cpu時(shí)鐘頻率計(jì)算公式_CPU頻率計(jì)算方法詳解

    CPU頻率,就是CPU的時(shí)鐘頻率,簡單說是CPU運(yùn)算時(shí)的工作的頻率(1秒內(nèi)發(fā)生的同步脈沖數(shù))的簡稱。單位是Hz,它決定計(jì)算機(jī)的運(yùn)行速度。本文
    發(fā)表于 04-28 10:32 ?3.3w次閱讀

    確定 QR 系統(tǒng)的自由運(yùn)行頻率

    確定 QR 系統(tǒng)的自由運(yùn)行頻率
    發(fā)表于 11-14 21:07 ?2次下載
    確定 QR <b class='flag-5'>系統(tǒng)</b>的自由<b class='flag-5'>運(yùn)行頻率</b>

    EMC計(jì)算方法和EMC仿真(1) 計(jì)算方法簡介

    EMC計(jì)算方法概述2021/11/16大家好!我是ROHM的稻垣。本文是第16篇,從本文開始我們來談一電磁兼容性(EMC)的計(jì)算方法和仿真。
    的頭像 發(fā)表于 02-14 09:26 ?2869次閱讀