0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

UltraSoC為嵌入式調(diào)試和分析環(huán)境添加SEGGER的J-Link調(diào)試探針

西西 ? 作者:廠商供稿 ? 2018-08-06 14:04 ? 次閱讀

J-Link探針支持RISC-V、ARM和其它CPU平臺(tái)

英國劍橋和德國希爾登市——2018年8月

UltraSoC日前宣布:公司已與SEGGER達(dá)成合作伙伴關(guān)系,以在UltraSoC集成化的系統(tǒng)級(jí)芯片(SoC)監(jiān)測和分析環(huán)境中為J-Link調(diào)試探針提供支持。SEGGER的J-Link探針是業(yè)界最廣泛使用的調(diào)試探針之一,支持包括RISC-V以及當(dāng)前和過往代系的ARM內(nèi)核在內(nèi)的常用處理器平臺(tái)的調(diào)試。此次的雙方合作,使SoC開發(fā)人員能夠通過UltraSoC靈活的片上監(jiān)測和分析基礎(chǔ)設(shè)施在調(diào)試時(shí)通過同一界面輕松地訪問J-Link。

UltraSoC致力于讓設(shè)計(jì)人員的工作變得更便捷:通過提供一種開放的、易于熟悉的且與內(nèi)核架構(gòu)供應(yīng)商無關(guān)的環(huán)境,以滿足每位工程師在處理器架構(gòu)、開發(fā)工具和硬件方面的偏好。通過支持其框架內(nèi)最廣泛的平臺(tái)和工具,UltraSoC為更多的設(shè)計(jì)人員開啟了其嵌入式分析平臺(tái)優(yōu)勢的大門,可以縮短開發(fā)時(shí)間、加快調(diào)試過程、降低風(fēng)險(xiǎn)和成本。

對(duì)SEGGER J-Link探針全面支持的集成意味著探針配置和調(diào)試監(jiān)控可以在單一環(huán)境下進(jìn)行,在使用UltraSoC的嵌入式分析功能的時(shí)候,設(shè)計(jì)師們將能夠在設(shè)計(jì)流程中和隨后的現(xiàn)場中深入了解CPU的運(yùn)行情況,以作為更廣泛的系統(tǒng)設(shè)計(jì)的一部分。

UltraSoC首席執(zhí)行官Rupert Baines評(píng)論道:“像所有的工程師一樣,芯片設(shè)計(jì)人員也希望能夠?yàn)樗鶑氖碌墓ぷ鬟x擇最好的工具。在UltraSoC,我們致力于與業(yè)內(nèi)一流的硬件和軟件提供商合作,來確保我們共同的客戶可以將其生產(chǎn)能力和創(chuàng)新潛力最大化。作為我們行業(yè)中的領(lǐng)軍企業(yè)之一,與SEGGER的合作完全符合我們的戰(zhàn)略。隨著我們?cè)絹碓蕉嗟目蛻羰褂瞄_源RISC-V平臺(tái),對(duì)靈活性和開放性的需求顯著增加。這個(gè)行業(yè)正在發(fā)生變化,現(xiàn)在整個(gè)生態(tài)系統(tǒng)內(nèi)的協(xié)作比以往任何時(shí)候都更為重要?!?/p>

SEGGER銷售與市場營銷總監(jiān)Harald Schober補(bǔ)充道:“我們很高興能夠與UltraSoC一起攜手合作——我們共同致力于提供最好的工具,來支持那些采用核心專利和開源CPU架構(gòu)的設(shè)計(jì)師。我們兩家公司已經(jīng)共享了客戶,期望這一合作將在RISC-V及其它平臺(tái)上也能夠快速成功。在UltraSoC環(huán)境中支持對(duì)SEGGER J-Link功能的訪問是非常有意義的?!?/p>

SEGGER是為嵌入式系統(tǒng)提供軟件、硬件和開發(fā)工具的業(yè)界領(lǐng)先供應(yīng)商之一,公司為開發(fā)人員在整個(gè)開發(fā)流程中提供價(jià)格合理的、高質(zhì)量的、靈活的、易于使用的工具和中間件組件。公司于2004年將J-Link引入到ARM市場,并成為為ARM開發(fā)人員提供行業(yè)標(biāo)準(zhǔn)調(diào)試探針的供應(yīng)商。由于其易于使用,運(yùn)行快速且可靠,J-Link系列的探針保持著行業(yè)領(lǐng)導(dǎo)者地位,同時(shí)可為設(shè)計(jì)人員提供一種可擴(kuò)展的、價(jià)格合理的且功能齊全的解決方案。

SEGGER一直在不斷地?cái)U(kuò)大其支持的內(nèi)核架構(gòu)的范圍,包括其最近增加了對(duì)RISC-V的支持。在大多數(shù)情況下,同時(shí)在多平臺(tái)操作,J-Link僅需要一個(gè)微小的軟件/固件更新:當(dāng)切換到一個(gè)不同的支持CPU產(chǎn)品系列或工具鏈時(shí),沒必要購買一份全新的J-Link探針或一個(gè)新的授權(quán)。所有的J-Link型號(hào)都是完全兼容的,提供無限制的免費(fèi)升級(jí),且用戶在升級(jí)到更高端型號(hào)的時(shí)候可以即插即用。

關(guān)于SEGGER

SEGGER Microcontroller是為嵌入式系統(tǒng)提供軟件、硬件和開發(fā)工具的全系列供應(yīng)商。公司提供的支持覆蓋整個(gè)開發(fā)流程,其中都提供價(jià)格合理、高質(zhì)量、靈活且易于使用的工具和組件。SEGGER為安全通信及數(shù)據(jù)和產(chǎn)品安全提供解決方案,從而滿足快速演進(jìn)的物聯(lián)網(wǎng)IoT)的需要。公司由Rolf Segger于1992年成立,是一家穩(wěn)步發(fā)展的私人公司。SEGGER的總部位于德國,在美國辦公室設(shè)在波士頓地區(qū)以及硅谷,并在各大洲均有分銷商,可在全球范圍內(nèi)提供全系列產(chǎn)品。

關(guān)于UltraSoC

UltraSoC 是一家為系統(tǒng)級(jí)芯片(SoC)提供內(nèi)部分析及監(jiān)測技術(shù)的先鋒企業(yè),正是這些SoC驅(qū)動(dòng)了當(dāng)今各種電子產(chǎn)品的創(chuàng)新。產(chǎn)品設(shè)計(jì)人員可以使用UltraSoC的嵌入式分析技術(shù)為產(chǎn)品增加先進(jìn)的網(wǎng)絡(luò)安全、功能安全以及性能微調(diào)功能;與此同時(shí)該技術(shù)還能幫助企業(yè)更好地應(yīng)對(duì)不斷升級(jí)的系統(tǒng)復(fù)雜性難題以及日益嚴(yán)苛的縮短上市時(shí)間需求。UltraSoC的技術(shù)以半導(dǎo)體知識(shí)產(chǎn)權(quán)(semiconductor IP)和軟件的形式提供給客戶,最終應(yīng)用覆蓋了消費(fèi)電子、計(jì)算和通信等行業(yè)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 嵌入式
    +關(guān)注

    關(guān)注

    5054

    文章

    18920

    瀏覽量

    301046
  • 探針
    +關(guān)注

    關(guān)注

    4

    文章

    203

    瀏覽量

    20358
  • SEGGER
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    14082
  • UltraSoC
    +關(guān)注

    關(guān)注

    0

    文章

    40

    瀏覽量

    17988
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    SEGGERJ-Link和Flasher提供Device Provisioner工具

    日前,SEGGER宣布其Flasher系列編程器以及J-LinkJ-Trace系列調(diào)試跟蹤工具提供Device Provisioner工
    的頭像 發(fā)表于 10-22 15:12 ?206次閱讀

    使用J-Link工具實(shí)現(xiàn)STM32H5安全編程

    用戶可以使用調(diào)試器訪問嵌入式系統(tǒng)的大部分資源,調(diào)試身份驗(yàn)證(Debug authentication)是系統(tǒng)的一個(gè)關(guān)鍵安全特性,可以控制調(diào)試端口的安全鎖定或回歸打開,可用于MCU的開發(fā)
    的頭像 發(fā)表于 08-09 18:04 ?642次閱讀
    使用<b class='flag-5'>J-Link</b>工具實(shí)現(xiàn)STM32H5安全編程

    ESP8266是否可以通過JTAG或SWD成功地使用J-Link進(jìn)行編程和調(diào)試?

    是否有可能,如果是的話,是否有人通過JTAG或SWD成功地使用J-Link進(jìn)行編程和調(diào)試ESP8266? 我正在使用 Sparkfun Thing 板 (https
    發(fā)表于 07-08 08:19

    ESP32-S2-saola-1_V1.2使用j-link調(diào)試時(shí)出現(xiàn)報(bào)錯(cuò)的原因?

    使用j-link調(diào)試時(shí)出現(xiàn)以下問題,未找到原因: Open On-Chip Debuggerv0.10.0-esp32-20200709 (2020-07-09-08:54)Licensed under
    發(fā)表于 06-21 09:16

    Jlink-V9固件刷新工具-J-link固件刷新

    Jlink-V9固件刷新工具 - J-link固件刷新針對(duì)J-link偶發(fā)損壞問題,進(jìn)行固件升級(jí)后解決問題。
    發(fā)表于 06-11 09:11 ?36次下載

    J-Trace調(diào)試器比起J-link的優(yōu)勢在哪些方面?

    看了半天J-Trace調(diào)試器的介紹,想向用過的大佬咨詢比起J-link的優(yōu)勢在哪些方面? 是不是在某些調(diào)試場合特別能提高調(diào)試效率?
    發(fā)表于 04-15 06:48

    J-Link/Flasher仿真器可能無法與芯片正確連接,導(dǎo)致在IDE中調(diào)試失敗怎么解決?

    在某些情況下,J-Link/Flasher仿真器可能無法與芯片正確連接,而導(dǎo)致在IDE中調(diào)試失敗,出現(xiàn)例如“Failed to get CPU status after 4 retries”的報(bào)錯(cuò)信息,無法獲取芯片的狀態(tài),可能是由于J-
    發(fā)表于 04-08 06:17

    CYT2B9可以使用IAR + J-link進(jìn)行Corex-M4工程的調(diào)試嗎?

    您好,我正在使用 CYT2B9,請(qǐng)問可以使用 IAR + J-link 進(jìn)行 Corex-M4 工程的調(diào)試嗎? 我們目前的情況是只能使用 IAR+J-link調(diào)試 Cortex-M0
    發(fā)表于 02-02 08:31

    使用Dave IDE將更新的固件配置刷新到XMC4700,會(huì)收到J-Link驅(qū)動(dòng)程序錯(cuò)誤怎么解決?

    ; 調(diào)試器即可刷新,但當(dāng)我按下調(diào)試\"(似乎是按下閃存的按鈕)時(shí),我還是會(huì)收到 J-Link 驅(qū)動(dòng)程序錯(cuò)誤。 你能幫我解決這個(gè)問題嗎? 我的總體目標(biāo)是Distance2Gol上的一條
    發(fā)表于 01-23 07:54

    SEGGER調(diào)試低功耗模式

    開發(fā)人員提供了一套完整的工具套件,能夠幫助他們開發(fā)和調(diào)試低功耗模式。 SEGGER是一家致力于嵌入式系統(tǒng)開發(fā)工具的領(lǐng)導(dǎo)者,其J-Link調(diào)試
    的頭像 發(fā)表于 01-02 16:36 ?506次閱讀

    如何設(shè)置VS代碼配置來調(diào)試嵌入式處理器

    如果您開始使用Visual Studio Code(VS Code)開發(fā)嵌入式軟件,馬上需要回答的一個(gè)問題是:“如何調(diào)試我的代碼?”在微控制器(MCU)供應(yīng)商提供的使用Eclipse的IDE中,調(diào)試
    的頭像 發(fā)表于 12-05 11:08 ?1219次閱讀
    如何設(shè)置VS代碼配置來<b class='flag-5'>調(diào)試</b><b class='flag-5'>嵌入式</b>處理器

    J-Link 中的JTAG 接口:正確使用需要了解的注意事項(xiàng),在這里!

    J-Link 中的JTAG 接口:正確使用需要了解的注意事項(xiàng),在這里!
    的頭像 發(fā)表于 12-01 16:01 ?1282次閱讀
    <b class='flag-5'>J-Link</b> 中的JTAG 接口:正確使用需要了解的注意事項(xiàng),在這里!

    基于RASC的keil電子時(shí)鐘制作(瑞薩RA)(3)----使用J-Link燒寫程序到瑞薩芯片

    這一節(jié)主要講解如何使用J-Link對(duì)瑞薩RA芯片進(jìn)行燒錄。
    的頭像 發(fā)表于 12-01 14:49 ?528次閱讀
    基于RASC的keil電子時(shí)鐘制作(瑞薩RA)(3)----使用<b class='flag-5'>J-Link</b>燒寫程序到瑞薩芯片

    電子時(shí)鐘制作(瑞薩RA)(3)----使用J-Link燒寫程序到瑞薩芯片

    這一節(jié)主要講解如何使用J-Link對(duì)瑞薩RA芯片進(jìn)行燒錄。
    的頭像 發(fā)表于 12-01 14:01 ?765次閱讀
    電子時(shí)鐘制作(瑞薩RA)(3)----使用<b class='flag-5'>J-Link</b>燒寫程序到瑞薩芯片

    嵌入式程序基于源代碼仿真調(diào)試

    前面一課設(shè)計(jì)了51單片機(jī)最小系統(tǒng)電路,使用51單片機(jī)的I/O口控制發(fā)光二極管的狀態(tài),并裝載運(yùn)行了使用keil編寫的嵌入式程序。本次實(shí)驗(yàn)應(yīng)用proteus結(jié)合keil對(duì)嵌入式C程序進(jìn)行源代碼級(jí)調(diào)試
    的頭像 發(fā)表于 11-01 09:24 ?1052次閱讀
    <b class='flag-5'>嵌入式</b>程序基于源代碼仿真<b class='flag-5'>調(diào)試</b>