串?dāng)_幾種常見措施的效果及差異

Abstract：串?dāng)_是SI設(shè)計(jì)中較為重要的一個概念，如何在產(chǎn)品設(shè)計(jì)中保持信號在傳遞過程中不會受到周圍信號的影響，同時不會影響到其它信號線，是確保產(chǎn)品順利通過測試的關(guān)鍵。串?dāng)_的產(chǎn)生，主要是由于相鄰傳輸線間的互電容（Mutual Capacitance）和互電感（Mutual Inductance），這些分布參數(shù)使信號在傳遞過程中將自身攜帶的電壓電流信息部分耦合到相鄰的受擾線（Victim line）上。目前常用的抑制串?dāng)_的手段，均是采用降低線間的分布參數(shù)的原理。如簡單的拉開線間距（常見的3W原則）、加防護(hù)線、防護(hù)地孔等；對于線束間存在的串?dāng)_，通常會通過雙絞、屏蔽等方式降低串?dāng)_幅值。本文將詳細(xì)介紹這幾種常見措施的效果及差異，希望通過不同角度的分析，讓讀者了解產(chǎn)品設(shè)計(jì)中的一些方法。

目錄

Crosstalk

1、近端串?dāng)_和遠(yuǎn)端串?dāng)_

2、串?dāng)_模型的建立

3、耦合長度對串?dāng)_的影響（多重crosstalk）

4、間距變化對串?dāng)_的影響（3W原則由來）

5、防護(hù)地線對串?dāng)_的影響（Guard Trace Effect）

6、防護(hù)過孔對串?dāng)_的影響

7、Minimization of Crosstalk

8、ANSYS串?dāng)_檢查模塊

9、線纜間的串?dāng)_

參考

1、近端串?dāng)_和遠(yuǎn)端串?dāng)_

串?dāng)_是由一條線到另一條線的能量耦合引起的，耦合的方式主要分為電場（electric field）和磁場（magnetic field）。由于走線之間存在著互容（Mutual capacitance）和互感（Mutual inductance），一條走線上的AC信號便會從這些分布的互容和互感傳遞到另一根被擾線（victim net）上。

Fig1. Mutual Capacitance and Mutual Inductance

1.1互感

互感通過磁場將噪聲電流從一條驅(qū)動線引導(dǎo)到相鄰的被擾線上，驅(qū)動線產(chǎn)生的磁力線穿過被擾線上，行成感應(yīng)電流。

Fig2.Mutual Capacitance

1.2互容

是兩導(dǎo)體間通過電場耦合，驅(qū)動線上的時變電壓信號通過互容在被擾線上引起感應(yīng)電壓。

Fig3.Mutual Inductance

1.3 近端串?dāng)_和遠(yuǎn)端串?dāng)_

如圖1所示，現(xiàn)實(shí)中為了測量串?dāng)_幅值，會分別測受擾線兩端的噪聲情況，為了區(qū)分這兩個末端，把距離源端最近的一端稱為“近端”，而遠(yuǎn)離源端最遠(yuǎn)的一端稱為“遠(yuǎn)端”。這兩端也可以用信號傳輸?shù)姆较騺矶x，即遠(yuǎn)端是信號傳輸方向的“前方”，近端是信號傳輸方向的“后方”。在受擾線（victim line）上耦合的噪聲分為電流噪聲和電壓噪聲。下圖為耦合在victimline上噪聲電流的示意圖，NEXT近端耦合電流為互感耦合電流與互容耦合電流的和，相反，F(xiàn)EXT遠(yuǎn)端耦合電流為互感耦合電流與互容耦合電流的差。

Fig4. Coupled Currents

下圖為電壓耦合示意圖，從圖4中可知，近端串?dāng)_為互容和互感電流之和，所以近端串?dāng)_的電壓幅值總是正的。而遠(yuǎn)端串?dāng)_為互容和互感電流之差，所以遠(yuǎn)端串?dāng)_不總是負(fù)的。其中原因有兩個：

Lm的電流大于Cm電流情況

遠(yuǎn)端為開路的情況下

Fig5電壓耦合示意圖

近端和遠(yuǎn)端耦合電壓的描述，下圖吳瑞北老師的課件中給出了三種情況下，近端和遠(yuǎn)端的串?dāng)_模型及相應(yīng)的計(jì)算公式。從中可以看出，近端耦合噪聲幅值僅與微帶線分布參數(shù)和驅(qū)動電壓有關(guān)，當(dāng)耦合微帶線截面尺寸和驅(qū)動電壓電平確定，其幅值便可以確定。而遠(yuǎn)端耦合噪聲的幅值，不僅與微帶線分布參數(shù)和驅(qū)動電壓相關(guān)，還受時延與驅(qū)動波形上升沿時間相關(guān)。

Driver pluse在quiteline近端造成一個較長的耦合信號，該信號開始于0時刻，持續(xù)時間為2Td，近端串?dāng)_信號隨著驅(qū)動器上升邊沿逐步上升，當(dāng)信號前沿傳輸了一定長度后，近端的電流將達(dá)到一個穩(wěn)定值不再增加，該長度稱為飽和長度。傳輸線飽和長度Len為：

其中為信號上升時間，v為信號在driver line中的傳輸速度。

Fig6 NEXT和FEXT波形及幅值計(jì)算

2、串?dāng)_模型的建立

因?yàn)楝F(xiàn)實(shí)中不存在理想傳輸線，所以無法實(shí)現(xiàn)理想情況下的阻抗匹配，因此可以說反射無處不在。反射的存在，使串?dāng)_的分析變得復(fù)雜。因此為了降低其影響，需要對所建立的模型進(jìn)行阻抗設(shè)計(jì)，盡量降低反射的幅值。

2.1 采用ANSYSMicrostrip-CPL工具進(jìn)行特征阻抗設(shè)計(jì)

如圖1所示，建立端口特征阻抗為49.93Ω的耦合微帶線，線寬為0.25mm，距離GND平面高度為0.14mm，介電常數(shù)為4.4，長度為50mm。

Fig7.特征阻抗為49.93Ω的耦合微帶線參數(shù)

根據(jù)前面參數(shù)在designer中建立仿真模型，2號微帶線為driver line，1號線為victimline，Vo為輸出電壓，NEXT為近端串?dāng)_電壓，F(xiàn)EXT為遠(yuǎn)端串?dāng)_電壓。

Fig8.耦合微帶線仿真模型

Driver line上驅(qū)動信號波形為，電壓幅值1V，TR=20ps，TF=20ps，PW=200ps的單脈沖方波。圖3為VO端的輸出波形，從中可以看出幾點(diǎn)，首先傳輸線產(chǎn)生了18mV的壓降。其次，m3-m4間有9.5mV的凸起，這個是脈沖的二次反射，三次以上的反射因?yàn)榉堤∫呀?jīng)無法觀察到。

Fig9.VO端輸出波形

2.2 Delay-time

圖3的結(jié)果中可以看出，信號在該耦合微帶線上的傳輸時延約為297ps，這里用Polar驗(yàn)證一下不同軟件算出的傳輸線時延是否吻合。選擇Edge-Coupled Coated Microstrip 1B計(jì)算模型，如圖4所示，可以看出Delay-time結(jié)果為5.938ps/mm，乘上微帶線長度50mm，總的時延為5.938*50=296.9ps，與圖3的結(jié)果完全吻合。

Fig10.同樣參數(shù)下Polar計(jì)算出的阻抗和時延結(jié)果

2.3 近端串?dāng)_NEXT和遠(yuǎn)端串?dāng)_FEXT

從圖2中可以看出，Victim line與Driver line同樣進(jìn)行了阻抗匹配。圖5中可以看出近端和遠(yuǎn)端接收到的波形情況，由于幅值較小，這里分別對NEXT曲線乘25倍，對FEXT乘2倍處理，以便觀察。結(jié)果中可以看出，近端串?dāng)_幅值為4mV，遠(yuǎn)端串?dāng)_幅值為93mV。

觀察NEXT波形，可以看出波形從0s開始上升，這是由于Victim line近端可以第一時間接受到來自Driver line的噪聲信號，在這段時間內(nèi)，波形還未到達(dá)傳輸線末端，認(rèn)為FEXT端開路，NEXT端為短路，ICM+ILM為正，所以其電壓幅值為正。而當(dāng)過了594ps后，NEXT端迎來了FEXT端傳過來的二次反射，這時從FEXT端看進(jìn)去的情況剛好相反，所以電壓波形為負(fù)。

觀察FEXT波形，可以看出波形從297ps時開始下降，這時Driver line電壓波形剛好開始上升，此時傳輸線末端為短路，近端是開路，ICM-ILM為負(fù)，所以接收到的電壓波形為負(fù)值，當(dāng)時間在320ps~520ps時，由于不存在dV/dt，所以沒有感應(yīng)電壓產(chǎn)生。當(dāng)Driver line電壓波形下降時，F(xiàn)EXT端接收到相反的dV/dt，所以電壓波形為正。

Fig11.NEXT和FEXT與VO的電壓波形

3、耦合長度對串?dāng)_的影響（多重crosstalk）

沿用第二節(jié)中微帶線的參數(shù)，其中線間距SP設(shè)置為0.25mm，微帶線長度設(shè)為L，sweepL 10mm~150mm per 10mm，查看三個電壓波形。

3.1、疑問？

通常我們認(rèn)為遠(yuǎn)端串?dāng)_寬度與pluse的上升沿和下降沿時間相等，均為Tr不變（20ps），而且隨著耦合長度增加，遠(yuǎn)端串?dāng)_的幅值也應(yīng)該隨之增加。但下圖中可以看出，隨著平行走線超過50mm，F(xiàn)EXT的大小卻呈現(xiàn)飽和（476.7mV），并且pluse寬度增加（＞20ps），這是為何？

Fig12FEXT端電壓波形

3.2、原因分析

為了找出FEXT隨著耦合線增加，其感應(yīng)pulse的高度卻在某長度不再增加的原因，我們觀察一下Vo隨著耦合線長增加的波形變化，如下圖所示，physical length 50mm以上（含）時，Vo的rising/falling在一半高度開始有變化。

Fig13Vo端電壓波形

假設(shè)：activeline上的pulse Vi對quiet line感應(yīng)的FEXT電壓又返回來對原active line上正在傳遞的該pulse信號產(chǎn)生影響，即第一次的FEXT對active line產(chǎn)生二次耦合（FEXT）。那這個問題不管怎么調(diào)active line或quiet line上的終端電阻都沒有用，唯有拉開space或?qū)tack-up變薄以降低crosstalkeffect才有效。

那么，實(shí)際上是否如假設(shè)說的一樣呢？下圖采用傳輸線模型描述了微帶線間的耦合原理，我們用特征阻抗Z來代替復(fù)雜的分布電容和分布電感參數(shù)，可以看出active line與quiet line組成的微帶線系統(tǒng)，其共模阻抗為50，差模阻抗約為100。在微帶線長度為無限長時，認(rèn)為其為完全耦合，此時，電路模型采用集總參數(shù)描述，分配到quiet line末端電壓的幅值恰好為active line的1/2，這也就解釋了為何FEXT端飽和電壓幅值約為Vo的1/2。

Fig14采用傳輸線理論描述的耦合微帶線模型

因?yàn)轳詈衔Ь€采用的是傳輸線模型計(jì)算，不能單純的以集總參數(shù)描述它們之間的行為。下面建立多節(jié)傳輸線模型，研究信號在傳輸中的變化過程。微帶線截面參數(shù)與上面保持一致，單節(jié)模型長度為20mm，總長度100mm。

Fig15傳輸線上信號變化過程

下圖為每節(jié)active line輸出波形與quiet line感應(yīng)波形，從中可以發(fā)現(xiàn)，輸出波形隨著出，隨著長度增加，波形上升沿和下降沿時間加長，橫電平時間幾乎不變。按照理想傳輸線中信號傳輸速度來看（下式），速度僅與介質(zhì)有關(guān)，與頻率無關(guān)。所以這種變化是不該出現(xiàn)的。

實(shí)際有耗傳輸線中會產(chǎn)生色散，因此上升沿與下降沿中對應(yīng)的高頻成分，會隨著傳輸距離的增加，產(chǎn)生比低頻成分更多的衰減。所以，隨著傳輸距離的增加，上升沿和下降沿會趨于平緩。因?yàn)檫@里采用單個矩形波脈沖信號，當(dāng)信號為連續(xù)脈沖時，退化的邊沿會與后續(xù)的波形疊加，此時，信號的寬度不變，疊加會導(dǎo)致更嚴(yán)重的震蕩產(chǎn)生，導(dǎo)致信號波形惡化。

Fig16單節(jié)傳輸線上的波形分布

仔細(xì)觀察圖16，可以看到NEXT端波形為正，而V1波形為負(fù)，V1是否存在一個臨界值？答案是否定的，當(dāng)信號開始進(jìn)入active line，quiet line上便會第一時間感應(yīng)出負(fù)電壓，隨著距離增加，負(fù)電壓持續(xù)時間增加。當(dāng)信號傳遞到傳輸線飽和長度時，負(fù)電壓持續(xù)時間開始與信號上升沿時間相等。下面我們驗(yàn)證該結(jié)論，采用SI9000計(jì)算信號時延為5.745ps/mm，時延與傳輸速度呈倒數(shù)關(guān)系。所以傳輸線的飽和長度為：

Fig17耦合微帶線模型的時延

當(dāng)把第一節(jié)傳輸線模型長度調(diào)整為3.48mm時，V1端電壓波形在負(fù)電平時間恰好為20ps，第一章中指出，飽和長度的定義為近端串?dāng)_電流達(dá)到穩(wěn)定值對應(yīng)的長度，這里延伸到遠(yuǎn)端，也指遠(yuǎn)端電壓持續(xù)時間達(dá)到與上升沿時間相等，且不再增加的長度。

Fig18飽和長度位置下的耦合電壓波形

3.3、二次反射的情況

查看3.1節(jié)中NEXT端波形情況，可以看出只有當(dāng)傳輸線長度為10mm時，電壓波形寬度是小于20mm以上情況的。由3.2節(jié)可知，傳輸線時延為5.745ps/mm，當(dāng)長度為10mm時，耦合波形時間長度為57.45ps。而結(jié)果中m1~m2對應(yīng)的時間為117ps，這是為什么呢？

隨著傳輸線長度的增加，二次反射回來的波形出現(xiàn)了明顯的塌陷，這種情況產(chǎn)生的原因與3.2節(jié)中FEXT情況是一樣的。

Fig19NEXT端電壓波形隨長度變化情況

Fig20NEXT端電壓波形和active line輸入波形

3.4、active line和quiet line參數(shù)調(diào)節(jié)

在3.1的基礎(chǔ)上，同樣的仿真參數(shù)再跑一次，但把a(bǔ)ctive line與quiet line的距離由0.25mm修改為0.75mm，我們發(fā)現(xiàn)NEXT、FEXT都變小，且當(dāng)physical length增加到160mm時，F(xiàn)EXT才開始飽和，也就是160mm的平行耦合長度，第一次的FEXT感應(yīng)電壓才會影響原active line上正在傳遞的pulse信號。

Fig21拉開距離后的輸出電壓波形

4、間距變化對串?dāng)_的影響（3W原則由來）

在第二節(jié)中，仿真模型默認(rèn)間距S為1mm，線寬W為0.25mm，這里我們調(diào)節(jié)線間距S，以0.25mm為倍數(shù)，S的值從1W增加到5W，查看受擾線上NEXT和FEXT串?dāng)_幅值的變化規(guī)律。從圖6和圖7和圖8中可以看出，隨著間距增加，NEXT和FEXT端串?dāng)_電壓幅值先是快速下降，隨著S繼續(xù)增加，下降趨勢放緩。

Fig22.NEXT端串?dāng)_幅值隨S變化情況

Fig23.FEXT端串?dāng)_幅值隨S變化情況

我們所熟知的crosstalk 3W rule一般是指：在特性阻抗50Ω下的傳輸線，保持3W的間距是安全的。對于特性阻抗高于50Ω的情況，3W的間距往往是不夠的。

Fig24.Victim line隨S增加，兩端接收到的crosstalk電壓走勢

下面是Montrose 在《Printed Circuit Board Design Techniquesfor EMC Compliance》一書中對3W原則的描寫

5、防護(hù)地線對串?dāng)_的影響（Guard Trace Effect）

從PCB設(shè)計(jì)的角度講，敏感信號線間除了需要保持一定的距離，往往在設(shè)計(jì)時會考慮加入防護(hù)地線，進(jìn)一步保護(hù)走線不被影響。防護(hù)線的作用主要是引入低阻抗邊界，將信號線上發(fā)射出來的電力線引入到地回路。下面用ANSYS對防護(hù)線進(jìn)行仿真，查看其對串?dāng)_的影響。

Fig25.With/withoutguard trace

5.1固定線寬下，防護(hù)地線的影響

下圖走線線寬7mils、線距7mils（走線邊緣到邊緣）、過孔直徑5mils、ground guard trace線寬10mils、線長50mm，板厚1.6mm；分別是走線不伴隨地線、兩條走線伴隨一條地線、四條走線伴隨一條地線。

5.1.1 兩條線穿插一條地線

圖26中所示模型，走線編號從上到下分別為T01~T09，每條trace的左側(cè)為L端口，右側(cè)為R端口，圖27為每條trace的S21參數(shù)。

Fig26.兩條線穿插一條地線

Fig27. S-parameters for S21

Fig28.TDR results

T03~T08是一樣的結(jié)構(gòu)，S21應(yīng)該都差不多，從此例的模擬結(jié)果來看，SIwave的精度大概到25GHz，而Ansoft當(dāng)時給出的官方說法是SIwave適用于DC~50GHz。

5.1.2四條線穿插一條地線

Fig29.四條線穿插一條地線

Fig30.S-parameters for S21

Fig31.TDR results

只要有伴隨地線，不管是兩條線穿插一條地線，或是四條線穿插一條地線，S21在20GHz以內(nèi)表現(xiàn)都差不多（1dB）。但如果沒有伴隨地線，在1GHz就可以看出差異，S參數(shù)特性差很多。

沒有伴隨地線的信號，特征阻抗明顯大很多（T01，T02=111Ω），而只要有伴隨地線，不管是兩條線穿插一條地線，或是四條線穿插一條地線，特征阻抗會在84~90Ω之間。這里的地線為10mil，并不是很寬，via間距為17mm。

5.2 防護(hù)地線線寬的影響

如下圖所示，建立特征阻抗為50Ω的微帶線模型，線寬為14mil，介質(zhì)厚度8mil，介電常數(shù)4.4，走線長度為1975mil，兩根信號線間有一根可變寬度的伴隨地線，地線通過兩端接地。查看隨地線寬度的變化，受擾線上噪聲波形的變化情況。伴隨地線初始寬度為5mil，每次增加寬度為2mil。

Fig32.兩根走線間的伴隨地線

6、防護(hù)過孔對串?dāng)_的影響

PCB中過孔的設(shè)計(jì)是多數(shù)人容易忽略的環(huán)節(jié)，過孔的設(shè)計(jì)直接影響到諸多參數(shù)，對于電源平面過孔，會直接影響到電源網(wǎng)絡(luò)的壓降，分布參數(shù)，改變電源網(wǎng)絡(luò)諧振特性；對于信號部分，過孔的引入會對信號的完整性造成影響；當(dāng)用作板上各層GND間的連接時，過孔直接影響GND平面噪聲電流的分布，關(guān)系到信號回路面積的大小。

盧俊郎等在《The Via'sEffects on PCB Traces》一文中對于過孔效應(yīng)的分析中提到以下幾點(diǎn)：

對于同一過孔而言，數(shù)學(xué)過孔模型比實(shí)際過孔測量的電容效應(yīng)大，且過孔的電容效應(yīng)與電感效應(yīng)相比，以電容效應(yīng)為主。

走線上第一個過孔對阻抗不連續(xù)的影響最大，隨著過孔數(shù)的增加，過孔電容效應(yīng)增加不明顯。這是因?yàn)檫^孔與傳輸線會帶來高頻信號損耗，所以分析儀器所測量到的效應(yīng)也遞減。

厚度越薄的PCB，過孔電容效應(yīng)越?。姼行?yīng)也會越?。?。

過孔的電容效應(yīng)，對微帶線與帶狀線的影響差別不大。

線寬大于或等于過孔直徑時，過孔所形成的阻抗不連續(xù)性幾乎消失，此時的過孔效應(yīng)很小。

以過孔換層走不同層時，若是能參考同一地平面，過孔的電容效應(yīng)較?。姼行?yīng)也會越?。?，換層所引起的阻抗不連續(xù)性較輕。

李麗平等在《防護(hù)線減小微帶線間串?dāng)_的FDTD分析》一文中提出，只要：（1）添加有接地過孔的防護(hù)線并使過孔間距小于信號在Tr/2（Tr：傳輸信號的上升時間）時段內(nèi)的傳輸距離；（2）在滿足線間距布線規(guī)則的前提下，將防護(hù)線適當(dāng)加寬而又維持三條線（防護(hù)線和兩條微帶線）中兩兩之間的中心距不變，就能有效減小線間的遠(yuǎn)端和近端串?dāng)_。

按照5.2節(jié)模型，在中間防護(hù)GND走線上每隔250mil放置一個GND過孔，如下圖所示。

Fig33.帶有GND孔的防護(hù)地線

采用SI9000計(jì)算得到單線阻抗為144.22Ω，因?yàn)榘殡SGND的緣故，實(shí)際用siwave計(jì)算得到TDR阻抗為110.19Ω。該走線時延為140.247ps/in。為滿足孔間距小于Tr/2，RT須大于70ps。

Fig34.走線特征阻抗與時延

我們將RT時間分別設(shè)置為40ps、70ps、100ps，查看victim line上串?dāng)_電壓幅值的變化，如下圖所示?？梢钥闯?，上升沿時間的變化，對于近端串?dāng)_電平的影響不大，主要影響遠(yuǎn)端串?dāng)_電平。Tr/2大于孔間距的定義是處于對遠(yuǎn)端串?dāng)_防護(hù)的設(shè)計(jì)要求。當(dāng)Tr時間不變，改變過孔間距的情況會得出相同的結(jié)論，感興趣的讀者可以自己去計(jì)算一下。

Fig35.不同Tr下的串?dāng)_電壓波形

注意：高速信號過孔間也會存在串?dāng)_，對于板厚較厚的PCB來說，以3mm單板為例，一個通孔在PCB板厚方向上的長度可以達(dá)到將近118mil。如果PCB上扇出過孔間距較小，如BGA封裝的IC，其扇出過孔間距只有幾十mil。這時，過孔間垂直方向并行距離大于水平方向間距，就需要考慮高速信號過空間串?dāng)_問題。高速PCB設(shè)計(jì)時應(yīng)該盡可能最小化過孔根長度，以減小對信號的影響。對此感興趣的讀者可以去TI論壇中查看《高速差分過孔之間的串?dāng)_分析》一文。

7、Minimizationof Crosstalk

7.1吳瑞北的設(shè)計(jì)方法

在Crosstalk_App一文中列舉了降低串?dāng)_的集中設(shè)計(jì)方法，分別如下

? 在布線允許的前提下，盡可能增加S，降低H；

? 關(guān)鍵的信號線，如系統(tǒng)時鐘，采用差分布線；

? 在有顯著耦合的層間使用正交布線；

? 如果條件允許，盡可能采用帶狀線而不是微帶線；

? 信號線間并行長度控制在最?。?/p>

? 在PCB板上減小元件間走線的擁擠；

? Use slower edge rates with caution.

? Use genius layout design, say Tx-line interpose.

7.2 Y.-S. Cheng, W.-D. Guo等的觀點(diǎn)

他們在“Enhancedmicrostrip guard trace for ringing noise suppression using a dielectricsuperstrate”一文中提出，通過調(diào)整阻焊層厚度和介電常數(shù)，可以達(dá)到抑制串?dāng)_的效果。參考圖6中遠(yuǎn)端串?dāng)_幅值的公式，可以發(fā)現(xiàn)，當(dāng)阻焊層介電常數(shù)與厚度為某一特定值時，遠(yuǎn)端串?dāng)_將會消失。

Fig36.Novel Guard Trace Design

8、ANSYS串?dāng)_檢查模塊

ANSYS SIwave中提供了CrosstalkScan串?dāng)_分析模塊，分別有時域和頻域選項(xiàng)，可對單線/差分線進(jìn)行串?dāng)_的快速分析，圖33中以某PCB為例，圖中箭頭位置為U1的晶振X2，時鐘走線XTALIN與信號線A_HSYNC_DAC1有一段較長距離的平行走線，需要評估時鐘走線對信號線的影響。

Fig37.SIwave仿真某PCB示例

8.1 參數(shù)設(shè)置

查看芯片手冊和原理圖，可以得知A_HSYNC_DAC1信號為RGB輸出信號，電平為1.8V，速率為400MHz，XTALIN信號電平同樣為1.8V，速率為27MHz。查規(guī)格書中DAC信號上升時間為0.58ns~1.7ns取1ns，DAC信號為查分形式，差分阻抗為75R，對地阻抗為37.5R。XTALIN信號上升時間在15pF負(fù)載下為4ns，這里為12pF，將其設(shè)置為3ns。

Fig38.信號參數(shù)

進(jìn)行仿真前，將精度調(diào)制合適水平，crosstalk收斂精度調(diào)整為-60db，求解頻率調(diào)高到20GHz，然后選擇Time domain時域仿真，將信號對應(yīng)的參數(shù)填入兩根走線的信號定義中，選擇launch開始仿真。

Fig39.參數(shù)設(shè)置

不到半分鐘后仿真結(jié)束，查看FEXTt和NEXT端各自耦合到的電壓波形，如下圖所示，從結(jié)果可知，A_HSYNC_DAC1在XTALIN線上產(chǎn)生的NEXT耦合噪聲最高，約為0.001V。一般信號走線中串?dāng)_電平的安全閾值約為信號電平的5%，因此這兩根走線在布線上認(rèn)為是OK的。

Fig40.crosstalkresult

結(jié)果中不僅提供了信號線上耦合的波形，而且有峰值柱形圖及FEXT/NEXT時域耦合峰值位置，從耦合結(jié)構(gòu)圖中可以直觀的看到走線中耦合較嚴(yán)重的部位。從下圖中可以看出，平行走線中局部耦合較為嚴(yán)重，當(dāng)結(jié)果超過安全閾值時，就需要對其進(jìn)行處理。

Fig41.Peak Voltage and Time Domain Crosstalk Max Voltages results

因?yàn)樽呔€整體布局已經(jīng)確定，這里選擇在線間加部分伴隨GND走線，當(dāng)優(yōu)化后再次進(jìn)行仿真后，可以看出，原先位置的電平已經(jīng)降下來了。

Fig42.Peak Voltage and Time Domain Crosstalk Max Voltages results

8.2 優(yōu)化

采用S參數(shù)模型仿真時域串?dāng)_，因?yàn)門ime Domain Crosstalk功能并非基于精確的S參數(shù)求解，所以為了清晰的認(rèn)識優(yōu)化前后的對比，這里用S參數(shù)模型，在circuit design內(nèi)創(chuàng)建串?dāng)_電路模型。優(yōu)化前后的串?dāng)_波形如下圖所示（_2為初始，_1為優(yōu)化后）。可以看出，優(yōu)化后正向電壓增加，負(fù)向電壓減小，整體平緩，但是優(yōu)化后并未有較為明顯的變化，是否可以認(rèn)為防護(hù)線沒有作用呢？

Fig43.Results of crosstalk

注意：這里對比不明顯的原因在于，第六章中提到防護(hù)地孔與信號上升沿之間的關(guān)系，實(shí)際電路中信號Tr是不變的，多數(shù)情況下也不允許添加電容增加Tr時間，對于這種情況，只能盡可能保證線間距大于3W。

9、線纜間的串?dāng)_

線纜的設(shè)計(jì)在EMC設(shè)計(jì)中，常常會忽略線纜間的串?dāng)_。然而實(shí)際情況是，有相當(dāng)一部分產(chǎn)品的設(shè)計(jì)缺陷來自于線纜間的串?dāng)_，這類問題多來自軍品、醫(yī)療、汽車等標(biāo)準(zhǔn)規(guī)范要求嚴(yán)格，結(jié)構(gòu)復(fù)雜，存在諸多互連線纜的產(chǎn)品上。

相鄰導(dǎo)線間的串?dāng)_既可以是由互電容產(chǎn)生的電場耦合引起的，也可以是由互電感產(chǎn)生的磁場耦合引起的，第三種形式的耦合是通過共阻抗引起的。

當(dāng)遇到線纜接口數(shù)據(jù)傳輸錯誤的情況，未必一定是串?dāng)_造成的，還有一種可能是由于線路與負(fù)載阻抗不匹配而產(chǎn)生的反射，后者往往會被誤認(rèn)為是串?dāng)_。（關(guān)于反射下文會詳細(xì)的進(jìn)行總結(jié)）

那么，當(dāng)EMI問題出現(xiàn)，該如何確定是否為串?dāng)_引起的呢？一種實(shí)用方法是把干擾源和敏感導(dǎo)線分開。若這種方法不易實(shí)施，那么將干擾源信號上升沿降低或?qū)㈩l率降低，則可能是另一種可行的方法。在產(chǎn)生間歇性EMI并懷疑是串?dāng)_引起的情況下，可以用增加干擾源信號的幅度、頻率、速率或通過變壓器或電容器注入另外的噪聲源的方法來加以證實(shí)。此時，若EMI趨勢是增加的，則可能已經(jīng)發(fā)現(xiàn)有串?dāng)_源存在。

當(dāng)串?dāng)_已經(jīng)發(fā)生在PCB線路間，相鄰導(dǎo)線時，首先需要確定耦合主要是電場耦合（容性），還是磁場耦合（感性），因?yàn)椴煌鸟詈戏绞經(jīng)Q定了不同的處理手段。大衛(wèi).A.韋斯頓在《電磁兼容原理與應(yīng)用》中提出一種簡單有效的方法。作者將干擾源和敏感電路之間的特性阻抗和敏感電路與地線之間的阻抗用在串?dāng)_預(yù)估中，該準(zhǔn)則如下：

當(dāng)干擾源和敏感電路阻抗乘積小于3002Ω，則主要是磁場耦合；

當(dāng)阻抗乘積大于10002Ω時，則主要是電場耦合；

當(dāng)阻抗乘積在3002Ω和10002Ω之間，則磁場或電場耦合能否起主要作用，要取決于電路的幾何尺寸和頻率。

看到這里，細(xì)心的讀者不難發(fā)現(xiàn)，磁場耦合或是電場耦合分別發(fā)生在特定電路中。產(chǎn)品中電源部分往往是低阻的（磁場耦合），信號往往是高阻的（電場耦合），而電源與信號之間的耦合介于兩者之間。

對于直徑為d，距離接地面高度為h的單線，如下圖所示：

Fig44.Cable model

其導(dǎo)線電感L（Uh/ft）為：

兩根導(dǎo)線之間的互電感M（Uh/ft）為：

線對地電容為：

線對線電容（互電容）為：

平行雙線間串?dāng)_模型如下圖所示：

Fig45. Cable 耦合模型

受干擾負(fù)載Rd兩端的電壓幅度可由以下公式計(jì)算得出：

式中可以看出，當(dāng)線束與地面距離h下降時，導(dǎo)線電感L和線間的互感M同時下降，當(dāng)h降低到之前的1/10時，自感L降低0.14（uH/ft）（按照最大距離h為50mm，d為2mm計(jì)算，一般情況下產(chǎn)品內(nèi)部線束的自感約為0.2（uH/ft）左右），互感降低的趨勢隨h與間距D的比值變化而不同。從Vd的計(jì)算公式中可以看出，當(dāng)受擾線為高阻，或者騷擾線為低阻時，串?dāng)_增加。下面采用CST cable studio工具將這種變化描述給讀者。

9.1、單線間的串?dāng)_

9.1.1建立線纜模型

選擇0.2mm線徑的單線，長度為100mm，線間距5mm，線與GND間距5mm，driver line的信號Tr為0.1ns，Tf為0.1ns，周期2ns，50%占空比，幅值1V。

Fig46.耦合線模型

查看victim line上近端和遠(yuǎn)端波形，如下圖所示，受擾線上電壓幅值約為施擾線電平的2%。即使施擾線信號電平增加到3.3V或者5V（多數(shù)信號電平），受擾線上噪聲電平也是可以接受的。

Fig47.受擾線噪聲電壓波形（接地阻抗50R）

9.1.2線束設(shè)計(jì)是否一定滿足需求？

那么，實(shí)際中這樣的線束設(shè)計(jì)是否一定滿足需求呢？答案是否定的，因?yàn)閷?shí)際電路中信號線阻抗往往是高阻的，尤其是采樣信號線束的阻抗通常在千Ω以上，當(dāng)受擾線阻抗增加到1MΩ時，線上噪聲電平將增加到不能接受的水平。如下圖結(jié)果中，F(xiàn)EXT，和NEXT電平增加到0.18V，現(xiàn)實(shí)產(chǎn)品中往往將線束扎起來（D減?。?，并且有較長的走線（如EMC測試要求線束長度為2米左右）。這些情況都會增加受擾線上噪聲電平，尤其是在做EMS抗擾度測試時，若信號線不做濾波等防護(hù)處理，產(chǎn)品是極易被干擾的。對比上下兩圖，可以看出FEXT與NEXT由開始的反相變?yōu)橥?，這是為何？這個問題留給讀者去思考。

Fig48.受擾線噪聲電壓波形（接地阻抗1MR）

當(dāng)信號線整體阻抗變化時，其噪聲電平與信號線阻抗間的關(guān)系如下圖所示。可以看出，將信號線阻抗控制在較小水平，可以有效降低串?dāng)_電平幅值。從中也可看出，在信號線上采用電容去偶的效果是最好的，遠(yuǎn)優(yōu)于電感（原因在濾波篇中會講到）。

Fg49.受擾線噪聲電平隨接地阻抗變化

9.1.3 線纜中的“3W原則”

實(shí)際上人們在產(chǎn)品設(shè)計(jì)中往往只關(guān)注PCB中上信號走線，忽略線束設(shè)計(jì)。線束實(shí)際上是PCB的延伸，同樣需要在布局上重視。當(dāng)增加線束間距D，觀察串?dāng)_幅值的變化，如下圖所示，當(dāng)間距D增加到15mm時（3倍h），噪聲電平下降趨于平緩。因此，對于敏感信號，需要嚴(yán)格控制線束的走線，必要時需采用獨(dú)立走線的方式。

注：改變導(dǎo)線與GND間距h，得出的趨勢一致。

Fig50.受擾線噪聲電平隨線間距變化

9.1.4 GNS距離的影響分析

前面公式中可以看到，降低線束與GND平面的距離，可以降低線束間串?dāng)_的幅值。這里采用軟件計(jì)算出隨GND間距h變化，串?dāng)_幅值變化的情況。從下圖結(jié)果中可以看出，隨著線束與GND間距增加，串?dāng)_幅值增加，在設(shè)計(jì)允許的間距范圍內(nèi)，整個趨勢近似為線性增加。也就是說，當(dāng)h減小一倍，受擾線上噪聲電平幅值便降低3dB。

注：改變導(dǎo)線間距，得出的趨勢一致。

Fig51.受擾線噪聲電平隨GND間距變化

9.2 不同規(guī)格線束間的串?dāng)_

多數(shù)產(chǎn)品設(shè)計(jì)中往往采用了不同種規(guī)格的線束，既有單線，也有雙絞線，同軸線，屏蔽雙絞線，甚至多線束屏蔽線等等。那么，這些線束對串?dāng)_的防護(hù)能力分別如何呢？下面就對這個問題進(jìn)行分析。

采用CST cable studio分別建立單線，雙絞線，同軸線和屏蔽雙絞線模型，如下圖所示。

Fig52.仿真線束截面圖

線束長度同樣設(shè)置為100mm，線束間距為5mm，距離GND平面5mm。線束排列為，最下方施擾線（單線），向上每隔5mm以此是單線、雙絞線、同軸線、屏蔽雙絞線。提取S參數(shù)后的模型如下圖所示。

注意：這里雙絞線指的是差分雙絞。

Fig53.線束拓?fù)鋱D

仿真完成后，查看各線束上噪聲電壓幅值，選擇FEXT結(jié)果，可以看到相鄰線束上噪聲電壓波形分別如下（數(shù)值差距太大，分別進(jìn)行對比），可以看出，單線和雙絞線上的串?dāng)_噪聲遠(yuǎn)高于同軸線和屏蔽雙絞線，而雙絞線上噪聲電平最高。多數(shù)工程師在產(chǎn)品設(shè)計(jì)中將線束雙絞，這里可以看出雙絞做法未必總是有利的，它并不會降低線束上的共模噪聲，反而會增加噪聲幅值。由互易定理可知，易耦合噪聲的線束反過來也容易干擾其它線束，所以對于那些由于設(shè)計(jì)需要不得不雙絞的線束（如非屏蔽網(wǎng)線，視頻線，CAN線等），需要與其它線束保持距離（或者直接屏蔽），具體間距可以參考9.1節(jié)的結(jié)果。

Fig54.不同線束上遠(yuǎn)端串?dāng)_電壓波形

實(shí)際中當(dāng)網(wǎng)線，視頻線，CAN線等差分線中工作信號為差模，所以我們需要對差模信號上的串?dāng)_進(jìn)行評估，而非共模。當(dāng)改變測試探頭后，我們可以看到，雙絞線上差模噪聲幅值是異常小的，小到只能單獨(dú)拿出來查看。

注意：上圖中的雙絞屏蔽線結(jié)果為共模噪聲，若是換為差模噪聲，其幅值將會是最小的。

Fig55.雙絞屏蔽線差模噪聲電壓波形

那么，對于那些將單線雙絞起來的做法，是否會有差異呢，下圖結(jié)果中可以直觀的發(fā)現(xiàn)，將單線雙絞后，噪聲電平較未做雙絞情況下降低了約30倍（假設(shè)單線輸入阻抗都為10kΩ）。

Fig56.單線雙絞前后近端串?dāng)_噪聲電壓波形變化

9.3、同一線束中的不同規(guī)格線纜間的串?dāng)_

實(shí)際產(chǎn)品設(shè)計(jì)中，我們會遇到各種類型的線束，如CAT5E_STP（超五類屏蔽線），CAT5E_UTP（超五類非屏蔽線），USBr3（USB3.0高速數(shù)據(jù)線）等等，并且線束廠家會滿足客戶對于線束設(shè)計(jì)的要求。那么，如此多種類的線束應(yīng)該如何去設(shè)計(jì)呢？下圖最后一張為自定義線束，與9.2節(jié)相同，一根大的屏蔽線束內(nèi)包含了單線、雙絞、同軸、屏蔽雙絞等常見的線型。

Fig57.不同規(guī)格線束橫截面

當(dāng)在上圖右下角的單線中注入噪聲，我們觀察其它同在一根線纜內(nèi)的線束上噪聲情況，以此來判斷這條線束是否符合要求。首先我們查看其它線束上的共模和雙絞線（差分）上的差模噪聲。可以明顯看出雙絞線上差模噪聲是最高的，單線次之，噪聲最小的是屏蔽雙絞線。

Fig58.線束內(nèi)不同線間近端串?dāng)_電壓波形

當(dāng)雙絞線為單線而非差分形式，我們關(guān)注的噪聲模式轉(zhuǎn)換為共模，再來查看線束上噪聲情況我們會發(fā)現(xiàn)，雙絞單線要比單線上噪聲幅值低一倍還多。而同軸和屏蔽雙絞線似乎沒有什么變化。

Fig59.單線雙絞后近端噪聲電壓波形

結(jié)論：線束設(shè)計(jì)中的串?dāng)_與線束的布局和處理方式相關(guān)，條件允許情況下，線束應(yīng)該盡量單獨(dú)屏蔽處理，若產(chǎn)品成本不允許，也可以通過雙絞等方式對線束處理，從而降低串?dāng)_可能造成的影響。對于有復(fù)雜線束要求的設(shè)計(jì)，需要慎重考慮線束間的串?dāng)_可能造成的影響，這個串?dāng)_既有可能存在于同一線束內(nèi)，也可能存在于不同線束間。