0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何將復(fù)雜的SoC平臺映射到單個Virtex-7 2000T FPGA上

Xilinx視頻 ? 作者:郭婷 ? 2018-11-23 06:38 ? 次閱讀

Virtex?-7 2000T擁有 68 億個晶體管, 200 萬個邏輯單元,相當(dāng)于 2,000 萬個 ASIC 門。這也是首款采用賽靈思獨特的堆疊硅片互聯(lián)(SSI)技術(shù)的FPGA。Virtex-7 2000T將使其無需借助并行或者串行I/O, 或者通過片外的 PCB連線與相鄰的 FPGA 互聯(lián), 即可充分享受到FPGA芯片內(nèi)高帶寬、低時延、低功耗互聯(lián)機制的優(yōu)勢。

了解如何將復(fù)雜的SoC平臺映射到單個Virtex?-7 2000T FPGA

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21573

    瀏覽量

    600697
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131088
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4070

    瀏覽量

    217585
收藏 人收藏

    評論

    相關(guān)推薦

    如何將自定義邏輯從FPGA/CPLD遷移到C2000?微控制器

    電子發(fā)燒友網(wǎng)站提供《如何將自定義邏輯從FPGA/CPLD遷移到C2000?微控制器.pdf》資料免費下載
    發(fā)表于 09-23 12:36 ?0次下載
    <b class='flag-5'>如何將</b>自定義邏輯從<b class='flag-5'>FPGA</b>/CPLD遷移到C<b class='flag-5'>2000</b>?微控制器

    新攝像頭與DRA7xx SoC的視頻輸入端口集成

    電子發(fā)燒友網(wǎng)站提供《新攝像頭與DRA7xx SoC的視頻輸入端口集成.pdf》資料免費下載
    發(fā)表于 09-19 11:22 ?0次下載
    <b class='flag-5'>將</b>新攝像頭與DRA<b class='flag-5'>7</b>xx <b class='flag-5'>SoC</b><b class='flag-5'>上</b>的視頻輸入端口集成

    兼容7A100T和PG2L100H雙芯核心板,米爾FPGA平臺

    不同需求 MYIR推出FPGA 開發(fā)平臺具有極高的靈活性,用戶可以根據(jù)項目需求自由選擇AMD XC7A100T 和紫光同創(chuàng) PG2L100H 這兩款核心板,共享同一底板平臺,可以實現(xiàn)無
    發(fā)表于 09-14 16:08

    單個C2000?MCU使用FCL和SFRA進行雙軸電機控制

    電子發(fā)燒友網(wǎng)站提供《在單個C2000?MCU使用FCL和SFRA進行雙軸電機控制.pdf》資料免費下載
    發(fā)表于 09-14 09:40 ?0次下載
    在<b class='flag-5'>單個</b>C<b class='flag-5'>2000</b>?MCU<b class='flag-5'>上</b>使用FCL和SFRA進行雙軸電機控制

    FPGA核心板 Xilinx Artix-7系列XC7A100T開發(fā)平臺,米爾FPGA工業(yè)開發(fā)板

    MYC-J7A100T核心板及開發(fā)板Xilinx Artix-7系列XC7A100T開發(fā)平臺,FPGA工業(yè)芯XC
    發(fā)表于 05-31 15:12 ?8次下載

    能否建議通過內(nèi)存映射提高aur性能?

    我們使用英飛凌 Aurix TC364 作為平臺。 我們試圖通過 ISR 映射到不同的內(nèi)存單元來提高 ISR 函數(shù)的性能,具體方法是使用 #pragma section code
    發(fā)表于 05-29 07:39

    STM8S105的TIM1_CH4重映射到了PD7之后,為什么PC4仍然有PWM輸出呢?

    STM8S105的TIM1_CH4重映射到了PD7之后,為什么PC4仍然有PWM輸出
    發(fā)表于 04-29 06:16

    中高端FPGA如何選擇

    為了使數(shù)據(jù)傳輸更加高效,Achronix FPGA的Memory資源也是非常給力,不管是片Ram還是DDR接口,都比Virtex Ultrascale+有很大優(yōu)勢。
    發(fā)表于 04-24 15:09

    STM32F4能否實現(xiàn)用重映射功能將dcmi映射到別的io口?

    能否實現(xiàn)用重映射功能將dcmi映射到別的io口
    發(fā)表于 03-25 08:07

    什么是片系統(tǒng)(SoC)?SoC是如何工作的?

    系統(tǒng)(簡稱SoC)是半導(dǎo)體工業(yè)中常用的一個術(shù)語。它指的是將計算機或其他電子系統(tǒng)的所有必要組件集成到單個芯片的一種微芯片。
    的頭像 發(fā)表于 03-08 10:29 ?6030次閱讀
    什么是片<b class='flag-5'>上</b>系統(tǒng)(<b class='flag-5'>SoC</b>)?<b class='flag-5'>SoC</b>是如何工作的?

    TC33XdCache映射到RAM會導(dǎo)致存儲總線錯誤是為什么?如何解決?

    我嘗試通過以下(簡化的)順序使用 TC33X 數(shù)據(jù)緩存映射到 RAM 區(qū)域: CPU_DCON0 = 2 MTU_CLC = 0 MTU_MEMMAP |= 1 在軟件閃爍且調(diào)試器保持連接
    發(fā)表于 01-25 06:23

    如何將共享代碼映射到DSPR5以及將其映射到其他RAM區(qū)域?

    Scratch-Pad Sram(CPU5 DSPR)相關(guān)聯(lián)。 在鏈接器腳本中,我已經(jīng)映射了每個.text 部分移至其各自的 PSPR 內(nèi)核。 我想知道如何將共享代碼映射到 DSPR5 以及
    發(fā)表于 01-24 07:26

    使用AD9690時數(shù)據(jù)具體是怎樣映射到串行鏈路上的?

    您好: 使用AD9690時,想知道數(shù)據(jù)具體是怎樣映射到串行鏈路上的。 我打算不使用AD9690內(nèi)置的DDC,直接采樣后的一路數(shù)據(jù)通過串行鏈路傳遞到FPGA;在手冊中看到一幅圖描述著,一個采樣點的高
    發(fā)表于 12-12 08:22

    EC SRAM映射到CPU Memory空間的共享內(nèi)存設(shè)計

    ShareMemory,顧名思義就是共享內(nèi)存。這個概念在很多計算機系統(tǒng)中都存在,本文特指 EC SRAM 映射到 CPU Memory 空間的共享內(nèi)存設(shè)計。
    的頭像 發(fā)表于 11-18 15:11 ?1334次閱讀
    EC SRAM<b class='flag-5'>映射到</b>CPU Memory空間的共享內(nèi)存設(shè)計

    方法|基于T507開發(fā)板講如何將占用引腳配置為普通GPIO

    方法|基于T507開發(fā)板講如何將占用引腳配置為普通GPIO
    的頭像 發(fā)表于 11-09 13:59 ?555次閱讀
    方法|基于<b class='flag-5'>T</b>507開發(fā)板講<b class='flag-5'>如何將</b>占用引腳配置為普通GPIO