0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何防止高速PCB設(shè)計(jì)布線系統(tǒng)受干擾

OUMx_pcbworld ? 來(lái)源:cc ? 2019-01-24 15:44 ? 次閱讀

高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性,這是因?yàn)閭鬏?a target="_blank">信息的頻率越高,信號(hào)的敏感性增加,同時(shí)它們的能量越來(lái)越弱,此時(shí)的布線系統(tǒng)就越容易受干擾。

干擾無(wú)處不在,電纜及設(shè)備會(huì)對(duì)其他元件產(chǎn)生干擾或被其他干擾源嚴(yán)重干擾,例如:計(jì)算機(jī)屏幕、移動(dòng)電話、電動(dòng)機(jī)、無(wú)線電轉(zhuǎn)播設(shè)備、數(shù)據(jù)傳輸及動(dòng)力電纜等。此外,潛在的竊聽(tīng)者、網(wǎng)絡(luò)犯罪及黑客不斷增加,因?yàn)樗麄儗?duì)UTP電纜信息傳輸?shù)臄r截會(huì)造成巨大的損害及損失。

尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí),攔截大量信息所需要的時(shí)間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時(shí)間。數(shù)據(jù)雙絞線中的絞合線對(duì)在低頻下可以靠自身的絞合來(lái)抵抗外來(lái)干擾及線對(duì)之間的串音,但在高頻情況下(尤其在頻率超過(guò)250MHz以上時(shí)),僅靠線對(duì)絞合已無(wú)法達(dá)到抗干擾的目的,只有屏蔽才能夠抵抗外界干擾。

電纜屏蔽層的作用就像一個(gè)法拉第護(hù)罩,干擾信號(hào)會(huì)進(jìn)入到屏蔽層里,但卻進(jìn)入不到導(dǎo)體中。因此,數(shù)據(jù)傳輸可以無(wú)故障運(yùn)行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發(fā),因而防止了網(wǎng)絡(luò)傳輸被攔截。屏蔽網(wǎng)絡(luò)(屏蔽的電纜及元器件)能夠顯著減小進(jìn)入到周圍環(huán)境中而可能被攔截的電磁能輻射等級(jí)。

不同干擾場(chǎng)的屏蔽選擇干擾場(chǎng)主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾,馬達(dá)、熒光燈以及電源線是通常的電磁干擾源。射頻干擾(RFI)是指無(wú)線頻率干擾,主要是高頻干擾。無(wú)線電、電視轉(zhuǎn)播、雷達(dá)及其他無(wú)線通訊是通常的射頻干擾源。

對(duì)于抵抗電磁干擾,選擇編織屏蔽最為有效,因其具有較低的臨界電阻;對(duì)于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長(zhǎng)的變化,它所產(chǎn)生的縫隙使得高頻信號(hào)可自由進(jìn)出導(dǎo)體;而對(duì)于高低頻混合的干擾場(chǎng),則要采用具有寬帶覆蓋功能的箔層加編織網(wǎng)的組合屏蔽方式。通常,網(wǎng)狀屏蔽覆蓋率越高,屏蔽效果就越好。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22852

    瀏覽量

    394835
  • 電磁干擾
    +關(guān)注

    關(guān)注

    36

    文章

    2257

    瀏覽量

    105231

原文標(biāo)題:高速PCB設(shè)計(jì)中的屏蔽方法

文章出處:【微信號(hào):pcbworld,微信公眾號(hào):PCBworld】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速電路PCB電源布線技巧

    高速電路PCB電源布線技巧 PCB設(shè)計(jì)來(lái)說(shuō)電源處理好壞直接關(guān)系到整個(gè)電路板的性能。下面我們分析一下高速電路
    發(fā)表于 03-21 18:29 ?2869次閱讀
    <b class='flag-5'>高速</b>電路<b class='flag-5'>PCB</b>電源<b class='flag-5'>布線</b>技巧

    高速PCB設(shè)計(jì)經(jīng)驗(yàn)與體會(huì)

    本帖最后由 eehome 于 2013-1-5 09:53 編輯 高速PCB設(shè)計(jì)已成為數(shù)字系統(tǒng)設(shè)計(jì)中的主流技術(shù),PCB的設(shè)計(jì)質(zhì)量直接關(guān)系到系統(tǒng)
    發(fā)表于 03-31 14:29

    高速pcb設(shè)計(jì)指南。

    高速PCB設(shè)計(jì)指南之(一~八 )目錄2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布線2、PCB布局3、
    發(fā)表于 07-13 16:18

    原創(chuàng)|高速PCB設(shè)計(jì)布線的基本要求

    高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心引出(一般采用鋪shape)(2)布線
    發(fā)表于 01-23 09:36

    原創(chuàng)|高速PCB設(shè)計(jì)布線的基本要求

    高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心引出(一般采用鋪shape)(2)布線
    發(fā)表于 01-23 16:04

    高速PCB設(shè)計(jì)布線基本要求

    ` 本帖最后由 飛翔的烏龜005 于 2017-2-10 10:43 編輯 高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心
    發(fā)表于 02-10 10:42

    高速PCB設(shè)計(jì)布線基本要求

    高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心引出(一般采用鋪shape)(2)布線
    發(fā)表于 02-16 15:06

    解決高速PCB設(shè)計(jì)EMI(電磁干擾)的九大規(guī)則

    。規(guī)則四:高速信號(hào)的特性阻抗連續(xù)規(guī)則高速信號(hào),在層與層之間切換的時(shí)候必須保證特性阻抗的連續(xù),否則會(huì)增加EMI的輻射。也就是說(shuō),同層的布線的寬度必須連續(xù),不同層的走線阻抗必須連續(xù)。規(guī)則五:高速
    發(fā)表于 11-02 12:11

    高速PCB設(shè)計(jì)中廣關(guān)注的問(wèn)題和解決方法

    Buffer特性,用SPICE模型描述封裝參數(shù)。  如何抑制電磁干擾  PCB是產(chǎn)生電磁干擾(EMI)的源頭,所以PCB設(shè)計(jì)直接關(guān)系到電子產(chǎn)品的電磁兼容性()。如果在
    發(fā)表于 09-19 15:45

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號(hào)的敏感性增加,同時(shí)它們的能量越來(lái)
    發(fā)表于 07-17 18:55

    高速PCB設(shè)計(jì)指南

    高速PCB設(shè)計(jì)指南之(一~八 )目錄      2001/11/21  一、1、PCB布線2、
    發(fā)表于 08-04 14:14 ?0次下載

    解析高速PCB設(shè)計(jì)中的布線策略

    PCB設(shè)計(jì),布線設(shè)計(jì)非常詳細(xì),轉(zhuǎn)需
    發(fā)表于 02-28 15:09 ?0次下載

    編織屏蔽在高速PCB設(shè)計(jì)中的應(yīng)用

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號(hào)的敏感性增加,同時(shí)它們的能量越來(lái)
    發(fā)表于 10-09 17:27 ?0次下載

    高速PCB設(shè)計(jì)中怎樣去屏蔽

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來(lái)了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號(hào)的敏感性增加,同時(shí)它們的能量越來(lái)
    的頭像 發(fā)表于 02-27 17:19 ?879次閱讀

    高速信號(hào)pcb設(shè)計(jì)中的布局

    對(duì)于高速信號(hào),pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號(hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來(lái)的東西和原本預(yù)期的效果相差很多。 所以在高速
    的頭像 發(fā)表于 11-06 10:04 ?722次閱讀
    <b class='flag-5'>高速</b>信號(hào)<b class='flag-5'>pcb設(shè)計(jì)</b>中的布局