0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計(jì)中怎樣去屏蔽

PCB線路板打樣 ? 來源:pcb論壇網(wǎng) ? 作者:pcb論壇網(wǎng) ? 2020-02-27 17:19 ? 次閱讀

高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏?a target="_blank">信息的頻率越高,信號(hào)的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受干擾。干擾無處不在,電纜及設(shè)備會(huì)對(duì)其他元件產(chǎn)生干擾或被其他干擾源嚴(yán)重干擾,例如: 計(jì)算機(jī)屏幕、移動(dòng)電話、電動(dòng)機(jī)、無線電轉(zhuǎn)播設(shè)備、數(shù)據(jù)傳輸及動(dòng)力電纜等。此外,潛在的竊聽者、網(wǎng)絡(luò)犯罪及黑客不斷增加,因?yàn)樗麄儗?duì)UTP電纜信息傳輸?shù)臄r截會(huì)造成巨大的損害及損失。

尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí),攔截大量信息所需要的時(shí)間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時(shí)間。數(shù)據(jù)雙絞線中的絞合線對(duì)在低頻下可以靠自身的絞合來抵抗外來干擾及線對(duì)之間的串音,但在高頻情況下(尤其在頻率超過250MHz以上時(shí)),僅靠線對(duì)絞合已無法達(dá)到抗干擾的目的,只有屏蔽才能夠抵抗外界干擾。

電纜屏蔽層的作用就像一個(gè)法拉第護(hù)罩,干擾信號(hào)會(huì)進(jìn)入到屏蔽層里,但卻進(jìn)入不到導(dǎo)體中。因此,數(shù)據(jù)傳輸可以無故障運(yùn)行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發(fā),因而防止了網(wǎng)絡(luò)傳輸被攔截。屏蔽網(wǎng)絡(luò)(屏蔽的電纜及元器件)能夠顯著減小進(jìn)入到周圍環(huán)境中而可能被攔截的電磁能輻射等級(jí)。

不同干擾場(chǎng)的屏蔽選擇干擾場(chǎng)主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾,馬達(dá)、熒光燈以及電源線是通常的電磁干擾源。射頻干擾(RFI)是指無線頻率干擾,主要是高頻干擾。無線電、電視轉(zhuǎn)播、雷達(dá)及其他無線通訊是通常的射頻干擾源。對(duì)于抵抗電磁干擾,選擇編織屏蔽最為有效,因其具有較低的臨界電阻;對(duì)于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長(zhǎng)的變化,它所產(chǎn)生的縫隙使得高頻信號(hào)可自由進(jìn)出導(dǎo)體;而對(duì)于高低頻混合的干擾場(chǎng),則要采用具有寬帶覆蓋功能的箔層加編織網(wǎng)的組合屏蔽方式。通常,網(wǎng)狀屏蔽覆蓋率越高,屏蔽效果就越好。

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4307

    文章

    22852

    瀏覽量

    394841
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    42894
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高速PCB設(shè)計(jì)指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號(hào)完整性問題的風(fēng)險(xiǎn),這種問題通常與高速數(shù)字設(shè)計(jì)相關(guān)。高速PCB設(shè)計(jì)和布局專注于創(chuàng)建不易受信號(hào)完整性、電源完整性和EMI/EMC問題影響的電路板
    的頭像 發(fā)表于 10-18 14:06 ?202次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>指南

    專業(yè)PCB設(shè)計(jì),高速PCB設(shè)計(jì),PCB設(shè)計(jì)外包, PCB Layout,PCB Design,PCB畫板公司,PCB設(shè)計(jì)公司,迅安通科技公司介紹

    專業(yè)PCB設(shè)計(jì),高速PCB設(shè)計(jì),PCB設(shè)計(jì)外包, PCB Layout,PCB Design,
    發(fā)表于 10-13 15:48

    pcb設(shè)計(jì)如何設(shè)置坐標(biāo)原點(diǎn)

    PCB設(shè)計(jì),坐標(biāo)原點(diǎn)是一個(gè)非常重要的概念,它決定了PCB布局的起始位置和方向。 一、坐標(biāo)原點(diǎn)的定義 坐標(biāo)原點(diǎn)的概念 在PCB設(shè)計(jì),坐標(biāo)
    的頭像 發(fā)表于 09-02 14:45 ?964次閱讀

    PCB設(shè)計(jì)的常見問題有哪些?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)的常見問題有哪些?PCB設(shè)計(jì)布局時(shí)容易出現(xiàn)的五大常見問題。在電子產(chǎn)品的開發(fā)過程,PCB(P
    的頭像 發(fā)表于 05-23 09:13 ?660次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的常見問題有哪些?

    EMC之PCB設(shè)計(jì)技巧

    EMC之PCB設(shè)計(jì)技巧 電磁兼容性(EMC)及關(guān)聯(lián)的電磁干擾(EMI)歷來都需要系統(tǒng)設(shè)計(jì)工程師擦亮眼睛,在當(dāng)今電路板設(shè)計(jì)和元器件封裝不斷縮小、OEM要求更高速系統(tǒng)的情況下,這兩大問題尤其令PCB布局
    發(fā)表于 12-19 09:53

    PCB設(shè)計(jì)高速模擬版圖設(shè)計(jì)技巧

    PCB 設(shè)計(jì)高速模擬版圖設(shè)計(jì)技巧
    的頭像 發(fā)表于 12-06 15:04 ?907次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的<b class='flag-5'>高速</b>模擬版圖設(shè)計(jì)技巧

    PCB設(shè)計(jì)高速電路

    PCB設(shè)計(jì)高速電路
    的頭像 發(fā)表于 12-05 14:26 ?719次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>之<b class='flag-5'>高速</b>電路

    高速PCB設(shè)計(jì)的射頻分析與處理方法

    射頻(Radio Frequency,RF)電路在現(xiàn)代電子領(lǐng)域中扮演著至關(guān)重要的角色,涵蓋了廣泛的應(yīng)用,從通信系統(tǒng)到雷達(dá)和射頻識(shí)別(RFID)等。在高速PCB設(shè)計(jì),射頻電路的分析和處理是一項(xiàng)具有
    的頭像 發(fā)表于 11-30 07:45 ?792次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的射頻分析與處理方法

    高速PCB設(shè)計(jì)當(dāng)中鋪銅處理方法

    高速PCB設(shè)計(jì)當(dāng)中鋪銅處理方法
    的頭像 發(fā)表于 11-24 18:03 ?726次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>當(dāng)中鋪銅處理方法

    高速PCB設(shè)計(jì),多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配?

    高速PCB設(shè)計(jì),信號(hào)層的空白區(qū)域可以敷銅,而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配? 在高速PCB設(shè)計(jì)
    的頭像 發(fā)表于 11-24 14:38 ?996次閱讀

    關(guān)于高速PCB設(shè)計(jì)屏蔽方法分享

    尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí),攔截大量信息所需要的時(shí)間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時(shí)間。數(shù)據(jù)雙絞線的絞合線對(duì)在低頻下可以靠自身的絞合來抵抗外來干擾及線對(duì)之間的串音,但在高頻情況下(尤其在頻率超過250MHz以上時(shí))
    發(fā)表于 11-21 11:51 ?411次閱讀

    PCB設(shè)計(jì)的疊層原則

    相鄰地層的作用下可以有效的減小信號(hào)之間的串?dāng)_和電磁輻射,地層可用于提供電流回路和屏蔽信號(hào)層的電磁輻射,特別是在高頻高速PCB設(shè)計(jì),在有相鄰地層的情況下也能避免信號(hào)跨分割的問題,所以
    的頭像 發(fā)表于 11-13 07:50 ?1530次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的疊層原則

    PCB設(shè)計(jì)高速電路布局布線(上)

    高速電路無疑是PCB設(shè)計(jì)要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況
    的頭像 發(fā)表于 11-06 15:14 ?571次閱讀

    PCB設(shè)計(jì)高速電路布局布線

    高速電路無疑是PCB設(shè)計(jì)要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況
    的頭像 發(fā)表于 11-06 14:55 ?590次閱讀

    高速信號(hào)pcb設(shè)計(jì)的布局

    對(duì)于高速信號(hào),pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號(hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來的東西和原本預(yù)期的效果相差很多。 所以在高速信號(hào)pc
    的頭像 發(fā)表于 11-06 10:04 ?722次閱讀
    <b class='flag-5'>高速</b>信號(hào)<b class='flag-5'>pcb設(shè)計(jì)</b><b class='flag-5'>中</b>的布局