0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

三個(gè)步驟,PCB設(shè)計(jì)信號(hào)等長(zhǎng)分析

電子工程師 ? 來源:lp ? 2019-03-19 17:30 ? 次閱讀

三個(gè)步驟,PCB設(shè)計(jì)信號(hào)等長(zhǎng)分析

01什么是PCB信號(hào)等長(zhǎng)處理?

在做pcb設(shè)計(jì)時(shí),為了滿足某一組所有信號(hào)線的總長(zhǎng)度滿足在一個(gè)公差范圍內(nèi),通常要使用蛇形走線將總長(zhǎng)度較短的信號(hào)線繞到與組內(nèi)最長(zhǎng)的信號(hào)線長(zhǎng)度公差范圍內(nèi),這個(gè)用蛇形走線繞長(zhǎng)信號(hào)線的處理過程,就是我們俗稱的PCB信號(hào)等長(zhǎng)處理。

02為什么要等長(zhǎng)?

一般在PCB設(shè)計(jì)時(shí),進(jìn)行信號(hào)等長(zhǎng)處理的原因有以下幾個(gè)。

? 一般做等長(zhǎng)是為了滿足系統(tǒng)對(duì)信號(hào)組的等時(shí),即為了滿足此組內(nèi)信號(hào)的時(shí)序須滿足系統(tǒng)要求。比如對(duì)于DDR,其數(shù)據(jù)信號(hào)每8位一組,做+/-25mil處理,如果此組信號(hào)等長(zhǎng)沒有在此公差范圍內(nèi),信號(hào)線長(zhǎng)度相差太大,會(huì)導(dǎo)致其相對(duì)延時(shí)較長(zhǎng),最終導(dǎo)致DDR運(yùn)行速率不高。

但是我們做設(shè)計(jì)時(shí)有時(shí)發(fā)現(xiàn)DDR器件等長(zhǎng)沒有做,其成品也可正常運(yùn)行,并沒產(chǎn)生影響,原因一般是系統(tǒng)軟件對(duì)此信號(hào)做了延時(shí)處理,軟件上做了時(shí)序控制。對(duì)于帶狀線來說,每1ps延時(shí)對(duì)應(yīng)的走線長(zhǎng)度是6mil左右,所以一般信號(hào)組長(zhǎng)度每相差6mil,其總延時(shí)在1ps。一般我們做設(shè)計(jì)時(shí)等長(zhǎng)并不用控制的太小,控制到+/-10mil左右就已經(jīng)很好了。+/-10mil 等長(zhǎng)和+/-1mil 等長(zhǎng),在時(shí)間上的差異不超過 4ps,一般的IC信號(hào)裕量都不止4ps,所以做等長(zhǎng)時(shí)沒必要控制的過小,從而導(dǎo)致自己設(shè)計(jì)走線困難。

?差分信號(hào)(差分信號(hào)分析可查看我們的公眾號(hào)往期文章)等長(zhǎng)是為了滿足相位,一對(duì)差分信號(hào)相位相差180度,如果長(zhǎng)度相差太大,會(huì)導(dǎo)致其相位偏移過大。

03PCB設(shè)計(jì)時(shí)等長(zhǎng)處理方法

?設(shè)計(jì)時(shí)我們首先要看器件的數(shù)據(jù)手冊(cè),根據(jù)數(shù)據(jù)手冊(cè)獲取需要等長(zhǎng)的信號(hào)及其等長(zhǎng)范圍。對(duì)于常規(guī)的信號(hào),如DDR、網(wǎng)口、HDMI信號(hào)等內(nèi)容,可根據(jù)設(shè)計(jì)經(jīng)驗(yàn)進(jìn)行等長(zhǎng)。

?在做等長(zhǎng)之前,要先找到需要做等長(zhǎng)的信號(hào)組中的最長(zhǎng)的信號(hào)線,想辦法將其縮短,以減短此組內(nèi)所有信號(hào)線的長(zhǎng)度及其他信號(hào)線所需要繞線的長(zhǎng)度。

?等長(zhǎng)處理時(shí)要考慮好空間較小位置信號(hào)的繞線,盡量先調(diào)走其附近信號(hào),將此部分信號(hào)處理,以免做到最后其繞線空間不夠,等長(zhǎng)不出來。

? 繞等長(zhǎng)時(shí),其蛇形線邊緣間距一般要保持3W,即3倍線寬大小,如果空間限制,至少要做到2W。

?對(duì)于差分信號(hào),其等長(zhǎng)誤差一般控制為+/-5mil,繞等長(zhǎng)的位置在產(chǎn)生長(zhǎng)度誤差的一端,繞的波形為小波形。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4309

    文章

    22867

    瀏覽量

    395028
  • 信號(hào)線
    +關(guān)注

    關(guān)注

    2

    文章

    166

    瀏覽量

    21393
  • 差分信號(hào)
    +關(guān)注

    關(guān)注

    3

    文章

    364

    瀏覽量

    27602

原文標(biāo)題:【技術(shù)干貨】PCB設(shè)計(jì)信號(hào)等長(zhǎng)分析——鄭振宇老師分享

文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    降低PCB設(shè)計(jì)風(fēng)險(xiǎn)的三個(gè)技巧

    PCB設(shè)計(jì)過程中,如果能提前預(yù)知可能的風(fēng)險(xiǎn),提前進(jìn)行規(guī)避,PCB設(shè)計(jì)成功率會(huì)大幅度提高。很多公司評(píng)估項(xiàng)目的時(shí)候會(huì)有一個(gè)PCB設(shè)計(jì)一板成功率的指標(biāo)。
    發(fā)表于 12-12 14:33 ?1811次閱讀

    PCB設(shè)計(jì)規(guī)則——等長(zhǎng) 的體會(huì)

    等長(zhǎng)PCB設(shè)計(jì)的時(shí)候經(jīng)常遇到的問題。存儲(chǔ)芯片總線要等長(zhǎng),差分信號(hào)等長(zhǎng)。什么時(shí)候需要做等長(zhǎng),
    發(fā)表于 12-01 11:00

    基于信號(hào)完整性分析PCB設(shè)計(jì)流程步驟

     基于信號(hào)完整性分析PCB設(shè)計(jì)流程如圖所示?! ≈饕韵?b class='flag-5'>步驟:  圖 基于信號(hào)完整性分析
    發(fā)表于 09-03 11:18

    三個(gè)方面介紹EMC的PCB設(shè)計(jì)技術(shù)

    電流問題來自于參考平面的裂縫、變換參考平面層、以及流經(jīng)連接器的信號(hào)。跨接電容器或是去耦合電容器可能可以解決一些問題,但是必需要考慮到電容器、過孔、焊盤以及布線的總體阻抗。本講將從PCB的分層策略、布局技巧和布線規(guī)則三個(gè)方面,介紹
    發(fā)表于 05-21 06:21

    PCB設(shè)計(jì)如何繞等長(zhǎng)?

    PCB設(shè)計(jì)如何繞等長(zhǎng)?阻抗會(huì)對(duì)信號(hào)速度產(chǎn)生影響嗎?
    發(fā)表于 03-06 08:47

    基于信號(hào)完整性分析PCB設(shè)計(jì)解析

    基于信號(hào)完整性分析PCB設(shè)計(jì)流程如圖所示。 主要包含以下步驟: 圖基于信號(hào)完整性分析的高速
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號(hào)</b>完整性<b class='flag-5'>分析</b>的<b class='flag-5'>PCB設(shè)計(jì)</b>解析

    PCB設(shè)計(jì)中繞等長(zhǎng)線的方法和技巧

    等長(zhǎng)走線的目的就是為了盡可能的減少所有相關(guān)信號(hào)PCB 上的傳輸延遲的差異。至于 USB/SATA/PCIE 等串行信號(hào),并沒有上述并行總線的時(shí)鐘概念,其時(shí)鐘是隱含在串行數(shù)據(jù)中的。數(shù)
    發(fā)表于 04-26 15:27 ?1.1w次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中繞<b class='flag-5'>等長(zhǎng)</b>線的方法和技巧

    PCB設(shè)計(jì)三個(gè)原則之間的影響與優(yōu)勢(shì)分析

    發(fā)現(xiàn)如何正確使用 PCB 規(guī)則和布線以最大限度地減少返工。在本研討會(huì)中,我們將展示 PCB 設(shè)計(jì)的這三個(gè)原則如何相互影響,以及如何利用它們發(fā)揮您的優(yōu)勢(shì),降低成本,加快產(chǎn)品上市時(shí)間。
    的頭像 發(fā)表于 05-15 06:39 ?2033次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>的<b class='flag-5'>三個(gè)</b>原則之間的影響與優(yōu)勢(shì)<b class='flag-5'>分析</b>

    展示PCB設(shè)計(jì)三個(gè)R是如何相互作用

    發(fā)現(xiàn)PCB和路由規(guī)則的正確使用可以減少回修。在這個(gè)網(wǎng)絡(luò)研討會(huì),我們將向您展示如何PCB設(shè)計(jì)三個(gè)R的相互影響,以及如何使用它們來你的優(yōu)勢(shì),降低成本,提高投放市場(chǎng)的時(shí)間。
    的頭像 發(fā)表于 10-12 07:04 ?3336次閱讀

    PCB設(shè)計(jì)等長(zhǎng)走線的目的是什么

    PCB設(shè)計(jì)中,等長(zhǎng)走線主要是針對(duì)一些高速的并行總線來講的。 由于這類并行總線往往有多根數(shù)據(jù)信號(hào)基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運(yùn)
    的頭像 發(fā)表于 10-24 09:29 ?9405次閱讀

    PCB設(shè)計(jì)工程師淺談繞等長(zhǎng)的概念

    1.關(guān)于等長(zhǎng) 第一次聽到“繞等長(zhǎng)工程師”這個(gè)稱號(hào)的時(shí)候,我和我的小伙伴們都驚呆了。每次在研討會(huì)提起這個(gè)名詞,很多人也都是會(huì)心一笑。 不知道從什么時(shí)候起,繞等長(zhǎng)成了一種時(shí)尚,也成了PCB設(shè)計(jì)
    的頭像 發(fā)表于 01-20 12:11 ?5561次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>工程師淺談繞<b class='flag-5'>等長(zhǎng)</b>的概念

    PCB設(shè)計(jì)中如何實(shí)現(xiàn)等長(zhǎng)走線

    PCB 設(shè)計(jì)中,等長(zhǎng)走線主要是針對(duì)一些高速的并行總線來講的。由于這類并行總線往往有多根數(shù)據(jù)信號(hào)基于同一個(gè)時(shí)鐘采樣,每個(gè)時(shí)鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨
    的頭像 發(fā)表于 11-22 11:54 ?1.9w次閱讀

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2

    高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2
    發(fā)表于 02-10 17:34 ?0次下載

    PCB設(shè)計(jì)中常見的走線等長(zhǎng)要求

    PCB設(shè)計(jì)中常見的走線等長(zhǎng)要求
    的頭像 發(fā)表于 11-24 14:25 ?2866次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中常見的走線<b class='flag-5'>等長(zhǎng)</b>要求